文献
J-GLOBAL ID:201702280306269493   整理番号:17A0884373

自己整合ナノワイヤトップゲートMoS_2トランジスタの性能限界【Powered by NICT】

Performance Limits of the Self-Aligned Nanowire Top-Gated MoS2 Transistors
著者 (11件):
資料名:
巻: 27  号: 19  ページ: ROMBUNNO.201602250  発行年: 2017年 
JST資料番号: W1336A  ISSN: 1616-301X  CODEN: AFMDC6  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: ドイツ (DEU)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
代替チャネル材料としてMoS_2の有望な可能性を実現するためには,高性能トップゲートMoS_2電界効果トランジスタ(FET)を達成するために必須であり,特にバックゲートはデバイスを制御する個別できないからである。HfO_2のような均一な高k誘電体膜はトップゲートFETを作製するためMoS_2チャネルに及ぼす人工核形成部位の導入により得られるが,これは必然的にそれらのチャネル/誘電体界面品質を劣化させ,有意な荷電不純物散乱と低いキャリア移動度を誘起する。本研究では,MoS_2FETは自己整合ナノワイヤ上部ゲート,MoS_2の表面上の荷電不純物散乱を効果的に低減できるを用いて作製した。特に,作製した短チャネル素子は優れた電気的性能,高いオン/オフ電流比,低界面トラップ密度,及び室温でほぼ理想的なサブしきい値スロープなどを示した。添加では,短チャネル効果を系統的に解析し,荷電不純物の量は,自己整合ナノワイヤーゲートを用いた効果的に減少したときにフォノン散乱は,素子における支配的な散乱機構であることを示した。これら全てを最適化界面を持つトップゲート短チャネル素子を達成し,潜在的にそれらの対応する性能限界を調べるために強化された製造スキームを提供する。Copyright 2017 Wiley Publishing Japan K.K. All Rights reserved. Translated from English into Japanese by JST.【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (4件):
分類
JSTが定めた文献の分類名称とコードです
炭素とその化合物  ,  有機化合物の電気伝導  ,  圧電気,焦電気,エレクトレット  ,  電気的性質 
タイトルに関連する用語 (3件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る