抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
変動に耐性のある真の乱数発生器(tRNG)を用いたサイドチャネル攻撃耐性AESシステムはIBMの0.13μm CMOS技術を用いて実現した。AESのためのランダム源として,準安定性ベースtRNGはプロセス-電圧-温度(PVT)変動を補償するための全ディジタル自己較正法の利点をとり,したがって,非常に高いランダム性のある出力を保証する。提案tRNGの性能を定量化するために,他の仕様対策とともにNIST試験を行った。結果は,ビットレート,エネルギー効率,およびパターンのランダム性の以前の研究と比較して改善を示した。提案したAESは最初と零オフセット二次サイドチャネル攻撃に対して高い抵抗性を得るために回転Sボックスマスキング技術を採用し,差分電力解析(DPA)を含む。マスクされたAESは一次と零オフセット二次DPA下でシミュレートし,これらの攻撃に対する有意な抵抗性を示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】