文献

J-GLOBAL ID：201702280734403867   整理番号：17A1273562

真乱数発生器500Mbps,1.92pJ/Bit PVT変動耐性を用いたサイドチャネル攻撃耐性AES【Powered by NICT】

A Side-Channel Attack Resistant AES with 500Mbps, 1.92pJ/Bit PVT Variation Tolerant True Random Number Generator

著者 (4件)： Peng Yimai ,  Zhao Haobo ,  Sun Xun ,  Sun Chen
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ISVLSI  ページ： 249-254  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 変動に耐性のある真の乱数発生器(tRNG)を用いたサイドチャネル攻撃耐性AESシステムはIBMの0.13μm CMOS技術を用いて実現した。AESのためのランダム源として,準安定性ベースtRNGはプロセス-電圧-温度(PVT)変動を補償するための全ディジタル自己較正法の利点をとり,したがって,非常に高いランダム性のある出力を保証する。提案tRNGの性能を定量化するために,他の仕様対策とともにNIST試験を行った。結果は,ビットレート,エネルギー効率,およびパターンのランダム性の以前の研究と比較して改善を示した。提案したAESは最初と零オフセット二次サイドチャネル攻撃に対して高い抵抗性を得るために回転Sボックスマスキング技術を採用し,差分電力解析(DPA)を含む。マスクされたAESは一次と零オフセット二次DPA下でシミュレートし,これらの攻撃に対する有意な抵抗性を示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： オフセット ,  *乱数発生器 ,  電圧 ,  ディジタル方式 ,  エネルギー効率 ,  CMOS ,  *サイバー攻撃
準シソーラス用語： 差分電力解析 ,  ビットレート ,  ランダム性 ,  準安定性 ,  *サイドチャネル攻撃 , 【Automatic Indexing@JST】

分類 (2件)： その他の電子回路  (NC05090X) ,  符号理論  (ND02030R)

タイトルに関連する用語 (7件)： 乱数発生器 ,  BIT ,  PVT ,  耐性 ,  チャネル ,  攻撃耐性 ,  AES