文献

J-GLOBAL ID：201702280809641299   整理番号：17A1345061

3-D ICのための八角形TSVモデルを用いた正確で高速基板雑音予測法【Powered by NICT】

An Accurate and Fast Substrate Noise Prediction Method With Octagonal TSV Model for 3-D ICs

著者 (4件)： Hsu Yi-An (Department of Electrical Engineering and the Graduate Institute of Communication Engineering, National Taiwan University, Taipei, Taiwan) ,  Cheng Chi-Hsuan (Department of Electrical Engineering and the Graduate Institute of Communication Engineering, National Taiwan University, Taipei, Taiwan) ,  Lu Yi-Chang (Department of Electrical Engineering and Graduate Institute of Electronics Engineering, National Taiwan University, Taipei, Taiwan) ,  Wu Tzong-Lin (Department of Electrical Engineering and the Graduate Institute of Communication Engineering, National Taiwan University, Taipei, Taiwan)
資料名： IEEE Transactions on Electromagnetic Compatibility  (IEEE Transactions on Electromagnetic Compatibility)
巻： 59  号： 5  ページ： 1549-1557  発行年： 2017年 
JST資料番号： H0383A  ISSN： 0018-9375  CODEN： IEMCAE  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,3D ICの半導体効果を考慮した洗練された等価回路モデルを三次元伝送線路行列法に基づいて提案した。提案したモデルでは,TSV(貫通シリコンバイア)周辺に空乏域分散電圧依存キャパシタと抵抗器としてモデル化した。提案したモデルを用いて,全波シミュレータに必要な時間と比較した場合,雑音挙動を比較的短いシミュレーション時間で得られた正確にすることができた。提案したモデルのシミュレーション結果は,周波数および時間領域における電磁シミュレータANSYSH FSSとTCAD Sentaurusの両方で整列しているが,シミュレーション時間は1%以下に減少した。能動回路に及ぼすTSV誘起基板雑音の影響を提案したモデルを用いて実証した。雑音のない基板上のインバータと比較した場合,雑音のある基板により影響CMOSインバータは,インバータ出力で34mVまでの偏差を示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： シミュレータ ,  コンデンサ ,  *予測技法 ,  *雑音 ,  *モデル ,  抵抗器 ,  シミュレーション ,  能動回路 ,  モデリング ,  三次元
準シソーラス用語： TCAD ,  時間領域 ,  TLM法 ,  等価回路モデル ,  *基板雑音 , 【Automatic Indexing@JST】

分類 (2件)： プリント回路  (NA05040O) ,  雑音一般  (ND04010J)

タイトルに関連する用語 (6件)： IC ,  八角形 ,  TSV ,  モデル ,  基板雑音 ,  予測法