文献

J-GLOBAL ID：201702281721261409   整理番号：17A1635501

FPGA上の深い学習のための並列ドット生成物【Powered by NICT】

Parallel dot-products for deep learning on FPGA

著者 (4件)： Vestias Mario (INESC-ID, ISEL, Instituto Politecnico de Lisboa) ,  Duarte Rui Policarpo (INESC-ID, Instituto Superior Te ́cnico, Universidade de Lisboa, Portugal) ,  de Sousa Jose T. (INESC-ID, Instituto Superior Te ́cnico, Universidade de Lisboa, Portugal) ,  Neto Horacio (INESC-ID, Instituto Superior Te ́cnico, Universidade de Lisboa, Portugal)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： FPL  ページ： 1-4  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ディープニューラルネットワークは最近膨大なセット画像応用での大きな結果を示した。関連深い学習モデルは計算負荷が非常に高くなると,いくつかのハードウェアソリューションは,それらの計算を加速するために提案されている。FPGAは最近,これらの種類の応用のための非常に良好な性能を示した,そしてそのようにして深い学習アルゴリズムの実行を加速するための有望なプラットフォームであると考えられている。これらのアルゴリズムにおける一般的な操作はドット積を計算するために使用される乗算-積算(MACC)である。多くのドット積を並列に計算,メモリ帯域幅が利用可能な限りできるので,FPGAにおけるMACC単位の密度を増加させるために非常に効率的にこの操作を実行するために非常に重要である。本論文では,DSPブロックとLUTの混合を用いた非常に高い性能/面積比を持つドット・プロダクト操作のためのFPGAにおける並列MACCユニットの実装を提案した。サイズの8ビット固定小数点表現を考察したが,この方法は他のビット幅に適用することができる。法はTOP性能を達成し,低コストFPGAのためのも可能にした。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *FPGA ,  画像 ,  帯域幅 ,  学習アルゴリズム ,  アルゴリズム ,  記憶装置 ,  積算 ,  乗算 ,  学習モデル
準シソーラス用語： 面積比 ,  計算負荷 , 【Automatic Indexing@JST】

分類 (2件)： 専用演算制御装置  (JC04030Y) ,  パターン認識  (JE07000S)

タイトルに関連する用語 (4件)： FPGA ,  学習 ,  ドット ,  生成物