文献

J-GLOBAL ID：201702281879944811   整理番号：17A0886438

ステンシル計算とその最適化方法論のためのOpenCLベースFPGAプラットフォーム【Powered by NICT】

OpenCL-Based FPGA-Platform for Stencil Computation and Its Optimization Methodology

著者 (4件)： Waidyasooriya Hasitha Muthumala (Graduate School of Information Sciences, Tohoku University, Aoba 6-6-05, Aramaki, Aoba, Sendai, Miyagi, Japan) ,  Takei Yasuhiro (Graduate School of Information Sciences, Tohoku University, Aoba 6-6-05, Aramaki, Aoba, Sendai, Miyagi, Japan) ,  Tatsumi Shunsuke (Graduate School of Information Sciences, Tohoku University, Aoba 6-6-05, Aramaki, Aoba, Sendai, Miyagi, Japan) ,  Hariyama Masanori (Graduate School of Information Sciences, Tohoku University, Aoba 6-6-05, Aramaki, Aoba, Sendai, Miyagi, Japan)
資料名： IEEE Transactions on Parallel and Distributed Systems  (IEEE Transactions on Parallel and Distributed Systems)
巻： 28  号： 5  ページ： 1390-1402  発行年： 2017年 
JST資料番号： T0882A  ISSN： 1045-9219  CODEN： ITDSEO  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ステンシル計算は,科学技術計算に広く使用されている,マルチコアCPUおよびGPUに基づく多くの加速器を提案した。大きな外部メモリ帯域幅は通常高い性能に必要であることを,ステンシル計算は小さな操作強度を持っている。FPGAは大きな内部メモリを有効に活用することによりこの問題を解決する可能性を持っている。しかし,非常に大規模な設計,検証,およびデバッグ時間はFPGAアーキテクチャを成功裏に実行するため必要である。この問題を解決するために,オープンコンピューティング言語(OpenCL)と呼ばれるCプログラミング言語を用いたFPGAプラットフォームを提案した。も提案FPFAプラットフォームを用いて与えられた応用のための最適なアーキテクチャを見出すための最適化方法論を提案した。実験結果によれば,従来のGPUとマルチコアCPU実装に比べて処理能力とより高い処理速度の119~237Gflops/sを達成した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： デバッギング ,  スループット ,  外部記憶装置 ,  計算機アーキテクチャ ,  帯域幅 ,  *最適化手法 ,  言語 ,  主メモリ ,  *FPGA ,  プログラミング言語 ,  加速器
準シソーラス用語： マルチコアプロセッサ ,  科学計算 ,  *OpenCL ,  *ステンシル計算 , 【Automatic Indexing@JST】

分類 (2件)： ディジタル計算機方式一般  (JC02010O) ,  計算機網  (JC03000K)

タイトルに関連する用語 (5件)： ステンシル計算 ,  最適化方法 ,  OpenCL ,  FPGA ,  プラットフォーム