抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
高分解能時間-ディジタル変換器(TDC)は種々の高速電子システムにおいて重要な時間測定回路である。半導体技術の開発がTDCの分解能を改善するが,プロセス変動のような負の影響を紹介した。現代TDCをピコ秒の分解能を達成するように設計されているので,プロセス変動は大きな関心事になっている。本研究で,著者たちは,構成可能コンパクトアルゴリズムTDC(CCATDC),二元コードに入力アナログ時間をディジタル化できることを示した。さらに,提案したCCATDCはランダムプロセス変動と一時的な雑音の影響を軽減するように構成できる。リアルタイム回路キャリブレーションと測定を達成するために,CCATDC回路を構成するための提案した逆伝搬法に基づく機械学習フレームワーク。共通TDCを用いた場合,二タイミング信号の順序は知られているが,実際にこれはピコ秒レベルの入力時間差をほとんど真であることを仮定した。この問題を克服するために,筆者らは,任意の入力順に適用可能な双方向設計を提案した。この方法もスループットを50%増加した。実験結果は,提案したCCATDCは高い転化率分解能を達成できることを実証した(Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】