文献

J-GLOBAL ID：201702282713223518   整理番号：17A1276508

フォールトトレラントなCMOS回路の合成と基本的エネルギー解析【Powered by NICT】

Synthesis and fundamental energy analysis of fault-tolerant CMOS circuits

著者 (4件)： Ercan Iike (Electric-Electronics Engineering Department, Bogazic,i University, Istanbul, Turkey) ,  Susam Omercan (Electronics and Communication Engineering Department, Istanbul Technical University, Istanbul, Turkey) ,  Altun Mustafa (Electronics and Communication Engineering Department, Istanbul Technical University, Istanbul, Turkey) ,  Cilasun M. Husrev (Radar, Electronic Warfare and Intelligence Systems Division, Aselsan A.S,., Ankara, Turkey)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： SMACD  ページ： 1-4  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本研究では,著者らはハミング符号を用いた合成フォールトトレラント可逆CMOS回路の基本的なエネルギー散逸限界を得るために物理的情報理論的解析を行った。は最初に新たな電子パラダイムの理論的効率の限界を計算するために開発したアプローチは,CMOS技術に適用でき,回路設計と性能を向上させるためのフィードバックを提供することができることを示した。dはビットパターンの任意の対間の最小ハミング距離を表す(d 1)ビット誤りまで(d 1)/2ビットまでの誤差の補正の検出をもたらすH amming符号を用いて合成した回路への応用による物理的情報理論的方法論を説明した。エネルギー散逸に基本的な下限を1ビット可逆全加算器と進ブロック符号,二重化冗長(DMR)-および三重モジュラー冗長性(TMR)に基づくCMOS回路と非可逆全加算器について計算した。著者らの結果は,これらの回路を横切るエネルギー限界における基本的な違いを反映し,改良された設計戦略への洞察を提供した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 符号誤り ,  Hamming符号 ,  冗長性 ,  回路設計 ,  *フォールトトレランス ,  エネルギー散逸 ,  不可逆性 ,  情報理論 ,  Hamming距離
準シソーラス用語： 二重化 ,  全加算器 ,  ビットパターン ,  CMOS技術 ,  *エネルギー解析 ,  *CMOS集積回路 , 【Automatic Indexing@JST】

分類 (3件)： 電力変換器  (NB08030B) ,  システム設計・解析  (IA02030D) ,  電動機  (NB07030U)

タイトルに関連する用語 (3件)： フォールトトレラント ,  CMOS回路 ,  エネルギー解析