文献

J-GLOBAL ID：201702282984666645   整理番号：17A1267041

DDR3橋かけエミュレーション【Powered by NICT】

DDR3: Bridging emulation to validation

著者 (3件)： Sinha Amit Kumar (NXP Semiconductors) ,  Pal Amit (NXP Semiconductors) ,  Bisht Akshay (NXP Semiconductors)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： CICT  ページ： 1-5  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 今日は全てのSOC設計社が最初にテープアウトとこともで健康なシリコンを確保できるプロセスを中心とした可能な限り少ない製品化までの時間であった。このために,シリコンを作製し前設計のコーナー例の大部分を捉えるを導いている種々の方法論。前シリコンエミュレーションは非常に同じ目的のために存在するようになる。SOC検証は,可制御性,可観測性とその環境におけるbug(DDR3でもしあれば)の再現性を保証するとしても,それは高いシミュレーション時間によって制限される。,その環境におけるカバレッジの幅と深さは,挑戦,プレシリコンエミュレーションは,このような課題を解決するために画像に入ったのである。DDR3の術前シリコンエミュレーションは,IP及びSOC検証から逃れたテープアウト前のバグを固定するために使用される。高速エミュレーション時間と実際のシリコン環境に近い,より意味があり,半導体産業の標準的な選択を行った。本論文では,事前にシリコン中の信頼を得るために前シリコン環境で生成されたDDR3とシステムレベルシナリオのプレシリコン検証が直面している課題について述べた。もその配置に基づくDDRプロファイリングについて語っ,DDR3の性能部分について詳述した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 高速度 ,  可観測性 ,  画像 ,  ケイ素 ,  半導体工業 ,  再現性 ,  *エミュレーション ,  商品化 ,  シミュレーション ,  ソフトウェア障害 ,  可制御性
準シソーラス用語： プロファイリング ,  カバレッジ【プログラム検証】 ,  健康 , 【Automatic Indexing@JST】

分類 (1件)： 固体デバイス計測・試験・信頼性  (NC03040G)

タイトルに関連する用語 (2件)： 橋かけ ,  エミュレーション