文献

J-GLOBAL ID：201702283782264184   整理番号：17A1570121

65nm CMOS技術における多相VCO量子化器に基づく適応ディジタルLDO【Powered by NICT】

A multi-phase VCO quantizer based adaptive digital LDO in 65nm CMOS technology

著者 (2件)： Kundu Somnath (Department of Electrical and Computer Engineering, University of Minnesota, Minneapolis, MN, USA) ,  Kim Chris H. (Department of Electrical and Computer Engineering, University of Minnesota, Minneapolis, MN, USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ISCAS  ページ： 1-4  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ディジタル低ドロップアウト(DLDO)電圧レギュレータ回路は,多相VCOに基づく時間量子化器を用いることを提案する。高分解能量子化器は以前に提案された1ビットコンパレータに基づくアーキテクチャに比べてはるかに低いサンプリングクロック周波数を必要とし,それによって広い運転条件で安定性を保証し,同時に動的電力消費を減少させた。DLDOは0.6Vから1.2Vの入力電圧範囲で動作し,50mVのドロップアウト,65nm LP CMOS技術でシミュレーションと最大115mAの電流を供給した。動的適応サンプリングクロックは出力電圧低下を低減40 60%と固定サンプリングクロック周波数を用いたベースラインDLDO設計に比べて沈降3.5 6.5倍速く与えた。0.9V出力で計算したFOMは0.53psであった。最大電流効率は99.3%であった。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *量子化器 ,  計算機アーキテクチャ ,  *ディジタル方式 ,  基準線 ,  *CMOS ,  電流 ,  電圧調整器 ,  *多相 ,  高分解能 ,  電流効率 ,  電力消費
準シソーラス用語： 出力電圧 ,  動的適応 ,  入力電圧 ,  クロック周波数 , 【Automatic Indexing@JST】

分類 (2件)： 電源回路  (NC05060Q) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (6件)： CMOS技術 ,  多相 ,  VCO ,  量子化器 ,  適応 ,  ディジタル