文献
J-GLOBAL ID:201702284062463188   整理番号:17A1833338

16nm FinFETにおける10タップ直接判定帰還等化を用いた40~56Gbps PAM-4受信機【Powered by NICT】

A 40-to-56 Gb/s PAM-4 Receiver With Ten-Tap Direct Decision-Feedback Equalization in 16-nm FinFET
著者 (17件):
資料名:
巻: 52  号: 12  ページ: 3486-3502  発行年: 2017年 
JST資料番号: B0761A  ISSN: 0018-9200  CODEN: IJSCBC  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
チップモジュールとボード-ボードケーブル配線を標的とした十タップ判定帰還等化(DFE)を40~56Gbps PAM-4受信機は,16nm FinFETで設計されている。設計はスライサの数を減らすために第一ポストカーソル(h1)DFEタップの直接フィードバックを実装している。h1フィードバック信号はStrongArmベーススライサーのマスタラッチ出力から直接である。遅延プリチャージ放出を持つCMOS増幅器を最適DFE夏整定時間のための電流モード論理水道細胞に適用する前にh1フィードバック信号を高め,事前処理に使用した。受信機は230mWを消費する14GHzで10dB損失チャネル上の1E 12PRBS31以下のビット誤り率(BER)を達成した。オフチップソフトウェアによる適応完全,受信機の性能は,反射がある回線における必要なBERを達成するために直接h1ループの有効性と高いDFEタップの必要性を示した。23dBまでおよび/またはエミュレートされたクロストーク雑音注入ケースの下で高い損失チャネル上の受信機性能も提示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
半導体集積回路  ,  その他の伝送回路素子 
タイトルに関連する用語 (5件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る