文献

J-GLOBAL ID：201702284164172602   整理番号：17A1527097

クロックに基づくディジタル回路再構成可能BIST設計研究【JST・京大機械翻訳】

BIST Design Reconfigurable Digital Circuit Based on Test-per-clock

著者 (1件)： Xia Jijun (武漢大学遥感信息工程学院,湖北武漢 430079;黄岡職業技術学院机電学院,湖北黄岡 438002)
資料名： Yibiao Jishu yu Chuanganqi  (Yibiao Jishu yu Chuanganqi)
号： 1  ページ： 134-138  発行年： 2017年 
JST資料番号： C2449A  ISSN： 1002-1841  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： 本論文では,ATE装置による試験ベクトルと試験応答を試験するために,クロックをベースとするディジタル回路再構成可能自己試験(BIST)設計を研究し,内蔵回路と応答解析回路により実現した。それは,ATE帯域幅の要求を大いに減少させることができた。現在の回路の集積度が高く、全体のテスト時に可観測性と制御性が理想的でなく、テストの効果が良くないため、大規模デジタル回路を分割テストし、クロックに基づく再構成可能なBIST設計により、回路のテストベクトル数を減少させ、テスト電力を減少させる。再構成可能なBISTモジュールのシミュレーションと故障シミュレーションにより,設計の実現可能性を検証した。Data from Wanfang. Translated by JST【JST・京大機械翻訳】

シソーラス用語： *BIST ,  応答解析 ,  帯域幅 ,  *クロック ,  ベクトル ,  可観測性 ,  *ディジタル回路 ,  可制御性
準シソーラス用語： 故障シミュレーション ,  内蔵 ,  *再構成可能性 , 【Automatic Indexing@JST】

著者キーワード (4件)： digital circuit ,  BIST ,  test vectors ,  fault simulation

分類 (2件)： 固体デバイス計測・試験・信頼性  (NC03040G) ,  CAD,CAM  (JE10000A)

タイトルに関連する用語 (6件)： クロック ,  ディジタル回路 ,  再構成可能 ,  BIST ,  設計 ,  研究