文献

J-GLOBAL ID：201702284383207624   整理番号：17A1270505

NoCアーキテクチャのための論理ブロックオブザーバを考慮したテストスケジューリング【Powered by NICT】

Test scheduling with built in logic block observer for NoC architecture

著者 (2件)： Waseem Shaik Mohammed (Technical Manager SMR Industries, APIIC IDA KDP, A.P., India) ,  Fatima Afroz (Technical Engineer (Sales) SD International, London, Canada)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ICIMIA  ページ： 14-17  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 建築では論理ブロックオブザーバ(BILBO)はフォールトトレランスのための設計の分野で働く研究者によるSoC(システムオンチップ)のための可試験性を提供するために最良の技術の一つとして進められている。チップ(NoC)アーキテクチャ上での複雑性の増加に伴い,NoCアーキテクチャの一部としてSoCに取り込まれていることをルータを試験するために集中法は急速に成長している半導体産業の必要性。本論文では,四7ポートルータのためのスケジューリングの試験セッションによるNoC(ネットワークオンチップ)アーキテクチャのためのBILBOベース試験について検討した。さらに,前者の利点をadjudgeするために電力と資源利用の報告がある設計のための列挙し従来のLFSR利用BIST試験のそれとグラフ上で比較した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 高速度 ,  半導体工業 ,  *計算機アーキテクチャ ,  BIST ,  可試験性 ,  *スケジューリング ,  電力 ,  フォールトトレランス
準シソーラス用語： LFSR ,  資源利用 ,  複雑性 ,  システムオンチップ ,  *ネットワークオンチップ , 【Automatic Indexing@JST】

分類 (4件)： 信頼性  (KB04040H) ,  その他の情報処理  (JE15050M) ,  ディジタル計算機方式一般  (JC02010O) ,  計算機網  (JC03000K)

タイトルに関連する用語 (6件)： NoC ,  アーキテクチャ ,  論理 ,  オブザーバ ,  テスト ,  スケジューリング