文献

J-GLOBAL ID：201702284899592670   整理番号：17A1358381

65nm CMOSにおける集積化超低電力反復クリークに基づくニューラルネットワーク【Powered by NICT】

An ultra-low power iterative clique-based neural network integrated in 65-nm CMOS

著者 (5件)： Chollet Paul (TELECOM Bretagne - CNRS Lab-STICC UMR 6285, Technopo^le Brest Iroise - CS 83818, 29238 CEDEX 3, Brittany, France) ,  Larras Benoit (Univ. Lille, CNRS, Centrale Lille, ISEN, Univ. Valenciennes, UMR 8520 - IEMN, F-59000, France) ,  Lahuec Cyril (TELECOM Bretagne - CNRS Lab-STICC UMR 6285, Technopo^le Brest Iroise - CS 83818, 29238 CEDEX 3, Brittany, France) ,  Seguin Fabrice (TELECOM Bretagne - CNRS Lab-STICC UMR 6285, Technopo^le Brest Iroise - CS 83818, 29238 CEDEX 3, Brittany, France) ,  Arzel Matthieu (TELECOM Bretagne - CNRS Lab-STICC UMR 6285, Technopo^le Brest Iroise - CS 83818, 29238 CEDEX 3, Brittany, France)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： NEWCAS  ページ： 5-8  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： クリークベースニューラルネットワークは通常用いられるニューラルネットワークモデルよりも複雑ではない。は限られた接続性を持ち,簡単な機能から構成されている。は,厳しいエネルギー制約下で動作するニューロインスパイアド計算ユニットを実現した。30ニューロンクリークベースのニューラルネットワーク回路のためのST65nm CMOS ASIC実装を示した。1V電源と300Naユニタリー電流では,ニューロンエネルギー消費はシナプスイベント当たり17fJである。ネットワークは41,820μm~2シリコン面積を占めている。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *ニューラルネットワーク ,  電流 ,  ニューロン ,  *CMOS ,  連結性 ,  エネルギー消費 ,  ASIC ,  *ネットワーク
準シソーラス用語： 神経回路網モデル ,  *超低消費電力 , 【Automatic Indexing@JST】

分類 (2件)： ニューロコンピュータ  (JC06010Q) ,  脳・神経系モデル  (EL02050C)

タイトルに関連する用語 (6件)： CMOS ,  集積化 ,  超低電力 ,  反復 ,  クリーク ,  ニューラルネットワーク