文献

J-GLOBAL ID：201702285149149960   整理番号：17A1792263

画像エッジ検出器のFPGA実現【JST・京大機械翻訳】

The implementation of image edge detector based on FPGA

著者 (3件)： Tan Yongxin (广西科技大学電气与信息工程学院,广西柳州,545006) ,  Tian Yuxiao (广西科技大学電气与信息工程学院,广西柳州,545006) ,  Chen Wenhui (广西科技大学電气与信息工程学院,广西柳州,545006)
資料名： Guangxi Keji Daxue Xuebao  (Guangxi Keji Daxue Xuebao)
巻： 28  号： 3  ページ： 88-91,109  発行年： 2017年 
JST資料番号： C3549A  ISSN： 1004-6410  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： 画像処理システムの処理速度を改善することは現在の画像処理技術の主要な目標の一つであり、その中の純ハードウエアの設計はますます人気のある手段である。本論文では、FPGAチップを用いてSobelアルゴリズムを実現することにより、画像中のエッジ画素を獲得する設計方法を紹介し、前処理によりグレースケール情報を得た後、フレーム窓処理、Sobel演算子を計算し、閾値と比較するなどの処理を行った。画像中の各画素がエッジ画素であるかどうかを判断し,次にエッジ検出処理後の画像を表示した。システムは50MHzのクロックを採用し、シミュレーション波形により、1フレームのデータを処理するのに4.8 msが必要であり、DSPシステムに対して、システムの処理速度が極めて大きく向上したことが分かった。Data from Wanfang. Translated by JST【JST・京大機械翻訳】

シソーラス用語： ハードウェア ,  アルゴリズム ,  *FPGA ,  グレースケール ,  画素 ,  *エッジ検出 ,  画像処理 ,  画像処理システム ,  前処理 ,  *画像 ,  シミュレーション ,  クロック
準シソーラス用語： Sobel演算子 ,  設計法 ,  処理速度 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (2件)： エッジ検出 ,  FPGA