文献

J-GLOBAL ID：201702285149872642   整理番号：17A0915028

遅延学習異常値フィルタリングのためのFPGAに基づくin NICキャッシュアプローチ【Powered by NICT】

An FPGA-based In-NIC Cache Approach for Lazy Learning Outlier Filtering

著者 (2件)： Hayashi Ami ,  Matsutani Hiroki
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： PDP  ページ： 15-22  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： データセットは大きさと数の急速に成長するにつれて,不必要な正常情報をフィルタリングする異常値検出が重要になっている。本論文では,NIC(Network Interface Card)への応用層からの異常値検出を動かすことを提案した。異常のみ項目やイベントは,ネットワークプロトコルスタックのための送達されると他のパケットはNICで廃棄されている。宿主での貯蔵と計算コストの要求は,劇的に低下した。異常値検出のための遅延学習アルゴリズムを採用し,それらは異なるクラスタを含む複雑な参照データに適用することができるからである。しかし,高計算コストと,莫大な参照データのために,NICハードウェアへの遅延学習をオフロードすることは困難である。本論文では,NICにおける参照データの唯一のしばしばaccessed部分をキャッシュすることを提案した。この考えは一般的に遅延学習アルゴリズムに適用することができる。LOF(局所異常値因子)とKNN(K最近傍)は,FPGA(フィールドプログラマブルゲートアレイ)ベースのNIC上に実装した。100,000参照データとLOFを用いて提案システムのシミュレーション結果は,質問の45%~90%は,提案したキャッシュにヒットとNICでフィルタリングされることを示した。結果はソフトウェアベース実行のそれと比較して異常値フィルタリングに1.82×10×にスループット改善に対応している。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： クラスタ ,  *FPGA ,  シミュレーション ,  パケット ,  *学習 ,  高速度 ,  スループット ,  *異常値 ,  ハードウェア ,  学習アルゴリズム ,  *フィルタリング ,  *キャッシュメモリ
準シソーラス用語： 参照データ ,  計算コスト ,  異常値検出 , 【Automatic Indexing@JST】

分類 (2件)： 計算機網  (JC03000K) ,  オペレーティングシステム  (JD03020J)

タイトルに関連する用語 (7件)： 遅延 ,  学習 ,  異常値 ,  フィルタリング ,  FPGA ,  NIC ,  キャッシュ