文献

J-GLOBAL ID：201702285180483629   整理番号：17A1942954

行列指数法によるデバイス過渡シミュレーションの正確な時間刻み指標

An Accurate Metric to Control Time Step of Transient Device Simulation by Matrix Exponential Method

著者 (4件)： 熊代成孝 (京都工繊大) ,  亀井達也 (京都工繊大) ,  廣木彰 (京都工繊大) ,  小林和淑 (京都工繊大)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 117  号： 290(SDM2017 61-71)  ページ： 47-52  発行年： 2017年11月02日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： パワーデバイスの過渡シミュレーションの正確な時間刻み制御指標を提案する。本指標は行列指数法によって求められた,デバイス構造全体の主要応答時定数の指数項を含んでいる。本指標は,デバイスの主要応答部分に着目して局所打切り誤差をより正確に評価するため,局所打切り誤差を2次微係数で近似した従来の指標よりも,大きな時間刻み幅を許容することが出来る。本手法により,シリコンパワーDMOSFETの主要過渡応答部分の電流精度を保証しつつ,シミュレーション時間を従来手法の30%に低減することが出来る。(著者抄録)

シソーラス用語： 半導体素子 ,  パワーエレクトロニクス ,  *過渡解析 ,  *計算機シミュレーション ,  時間 ,  打切 ,  *誤差 ,  *応答特性 ,  *最適制御 ,  時定数 ,  *MOSFET ,  *電力トランジスタ
準シソーラス用語： パワーデバイス ,  過渡シミュレーション ,  時間ステップ ,  局所打切誤差 ,  *時間応答 ,  DMOSFET

分類 (1件)： トランジスタ  (NC03070N)

引用文献 (9件)：

• H. Zhuang, X. Wang, Q. Chen, P. Chen, and C. Cheng “From circuit theory, simulation to SPICE^Diego: A matrix exponential approach or time domain analysis of large-scale circuits,” IEEE Circuits and Systems Magazine, pp. 16-34, 2016.
• 戸川隼人, “微分方程式の数値計算,” 4章及び11章, オーム社, 東京, 1981.
• E. Buturla, P. Cottrell, B. Grossman, and K. Salsburg, “Finite-element analysis of semiconductor devices: The FIELDAY program,” IBM J. Res. Develop., vol. 25, no. 4, pp. 218-231, 1981.
• T. Ohtsuki, and K. Kani, “A Unified Modeling Scheme for Semiconductor Devices With Applications of State-Variable Analysis,” IEEE Trans. Circuit Theory, vol. CT-17, no. 1, pp. 26-32, 1970.
• H. Read, S. Kumashiro, and A. Strojwas, “Efficient transient device simulation with AWE macromodels and domain decomposition,” IEICE Trans. Electron., vol. E77-C, no. 2, pp. 236-247, 1994.

タイトルに関連する用語 (4件)： 行列 ,  指数 ,  過渡シミュレーション ,  指標