文献

J-GLOBAL ID：201702285610840329   整理番号：17A1646251

14nmノードFinFETにおけるバリスティック比について【Powered by NICT】

On the ballistic ratio in 14nm-Node FinFETs

著者 (5件)： Bufler F. M. (IMEC, Kapeldreef 75, 3001 Leuven, Belgium) ,  Miyaguchi K. (IMEC, Kapeldreef 75, 3001 Leuven, Belgium) ,  Chiarella T. (IMEC, Kapeldreef 75, 3001 Leuven, Belgium) ,  Horiguchi N. (IMEC, Kapeldreef 75, 3001 Leuven, Belgium) ,  Mocuta A. (IMEC, Kapeldreef 75, 3001 Leuven, Belgium)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ESSDERC  ページ： 176-179  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 14nmノードFinFETにおけるBallisticityはモンテカルロデバイスシミュレーションにより調べた。解析的ドーピングプロファイルは,文献からと本研究からFinFETの測定された伝達特性へのリバースエンジニアリングし,モンテカルロシミュレーションと測定値の間の良好な一致は,デバイスパラメータキャリブレーションなしに達成された。バリスティック比,チャネル領域における散乱を伴わないオン電流の比として定義される,冶金ゲート長約20nmで60%と76%の間で変化し,高い比率は,ゲートオーバーラップをもつデバイスで得られた。これはチャネルにおける散乱だけでゲート長を超えた弾道性に影響を及ぼすドーピングと形状詳細電流FinFET技術の中で依然として重要なことを示した。その特定の結果,谷占有率は谷変化をもたらす自由伝搬に起因する散乱の不在下でチャネルで変化することが分かった。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 冶金 ,  電流 ,  リバースエンジニアリング ,  *チャネル ,  占有率 ,  形態
準シソーラス用語： ゲート長 ,  モンテカルロシミュレーション ,  伝達特性 ,  ドーピングプロファイル ,  *FinFET , 【Automatic Indexing@JST】

分類 (2件)： トランジスタ  (NC03070N) ,  集積回路一般  (NC03161C)

タイトルに関連する用語 (4件)： ノード ,  FinFET ,  バリ ,  スティック