文献
J-GLOBAL ID:201702285903528603   整理番号:17A0417634

固有周波数捕獲能力と相ディザリング平緩和IoTアプリケーションのための24.7A673μW18への2.5GHz dividerless分数NディジタルPLL【Powered by NICT】

24.7 A 673μW 1.8-to-2.5GHz dividerless fractional-N digital PLL with an inherent frequency-capture capability and a phase-dithering spur mitigation for IoT applications
著者 (8件):
資料名:
巻: 2017  号: ISSCC  ページ: 420-421  発行年: 2017年 
JST資料番号: W2441A  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
モノのインターネット(IoT)は勢いを増している,超低電力(ULP)RFトランシーバは,中核となる技術の一つである。局部発振器(LO)の生成は,一般的に,微小電池で駆動されるこれらのULPトランシーバの全エネルギーの大きな部分を消費する。,分数N PLLは非常に厳しい電力収支,すなわち,1MW以下の[1]を有するLO周波数合成および変調を行う必要がある。ディジタルPLLは小面積の利点,IoTにおいて重要なコスト考慮でもあるのため,これらの応用で有利であった。一方,これらULP PLLによって生成されたLO品質を妥協できない,IoTの規格で定義されたRF要件,例えば,Bluetooth低エネルギー(BLE)を満たす必要がある。集積位相誤差はIoT標準におけるあまり厳しくないであるが,地域スペクトル規制,例えば,FCCを満たすためにスペクトル純度要求は依然として重要である。PLL(例えば,TDCから)における非線形性に起因して,高い分数スパーレベルは不要放射を紹介した。本研究では,我々は電力効率の良い平緩和法を用いたULP dividerlessディジタルPLLを提案した。dividerless(またはサブサンプリング)PLLの重要な問題の一つである余分な電力消費が多い周波数同期ループ(FLL)の支援のない周波数捕捉能力の欠如は,提案したディジタル位相アンラッピング法により調べ,軽減される。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (3件):
分類
JSTが定めた文献の分類名称とコードです
周波数変換回路  ,  半導体集積回路  ,  発振回路 

前のページに戻る