文献

J-GLOBAL ID：201702286016917639   整理番号：17A1652507

OHSアルゴリズムを用いた2段演算増幅器のサイジング【Powered by NICT】

Sizing of two stage Op-Amp using OHS algorithm

著者 (5件)： Mallick Soumen (ECE Department NIT Durgapur Durgapur, India) ,  Suman Kumari (ECE Department NIT Durgapur Durgapur, India) ,  Kar Rajib (ECE Department NIT Durgapur Durgapur, India) ,  Mandal Durbadal (ECE Department NIT Durgapur Durgapur, India) ,  Ghoshal Sakti Prasad (EE Department NIT Durgapur Durgapur, India)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： iEECON  ページ： 1-4  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 最適に設計されたCMOS演算増幅器は,この記事で紹介されている。反対概念に基づく調和探索(OHS)アルゴリズムを提案したオペアンプの最小MOS面積を得るために適用した。提案したOHSに基づくアナログCMOS演算増幅器回路設計は準最適収束と停滞の問題を緩和し,粒子群最適化(PSO)と調和探索(HS)と異なり。121.8μm~2の最小全MOS面積は616.3μWの電力消費で0.35μm CMOS技術で得られた。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *演算増幅器 ,  *サイジング ,  *アルゴリズム ,  回路設計 ,  電力消費 ,  CMOS ,  アナログ系
準シソーラス用語： 粒子群最適化 , 【Automatic Indexing@JST】

分類 (1件)： 増幅回路  (NC05040U)

タイトルに関連する用語 (3件)： アルゴリズム ,  演算増幅器 ,  サイジング