文献

J-GLOBAL ID：201702286886059260   整理番号：17A1937503

TP RAMの低消費電力最適化設計と応用【JST・京大機械翻訳】

Low power optimization of TP RAM and application.

著者 (2件)： Zhou Qingjun (西安培華学院 中興電信学院,西安,710125) ,  Liu Hongxia (西安電子科技大学 寛禁帯半導体材料与器件教育部重点実験室,西安,710071)
資料名： Jisuanji Gongcheng yu Yingyong  (Jisuanji Gongcheng yu Yingyong)
巻： 53  号： 16  ページ： 237-240,257  発行年： 2017年 
JST資料番号： C2533A  ISSN： 1002-8331  CODEN： JGYYAT  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： SoCにおけるTP RAMの面積と電力消費の問題を解決するために,最適化設計法を提案した。SoCにおけるTP RAMをSP RAMに置き換えることにより,SP RAMの周辺に書き換えられたインタフェース変換ロジックを追加し,置換後のRAMを元のTP RAMの機能を実現させ,外部インタフェースを不変に保つ.さらに,電力消費を低減するために,適応クロックゲーティングを用いて,アドレスバスを符号化した。提案した方法をマルチコアSoCチップに適用し,TSMC28nm HPCプロセスにより成功裏に製作したが,die sizeは10.5mm×11.3mm,電力消費は17.07Wであった。試験結果は,最適化されたRAMの面積が25.2%減少し,電力消費が43.07%減少することを示した。Data from Wanfang. Translated by JST【JST・京大機械翻訳】

シソーラス用語： 符号化 ,  *最適設計 ,  不変性 ,  インタフェイス ,  *最適化 ,  電力消費
準シソーラス用語： マルチコアプロセッサ ,  アドレスバス ,  クロックゲーティング ,  システムオンチップ ,  *低電力化 , 【Automatic Indexing@JST】

著者キーワード (5件)： Two Ports Random Access Memory(TP RAM) ,  Single Port Random Access Memory(SP RAM) ,  interface logics of conversion ,  adaptive clock-gating ,  Gray code

分類 (2件)： 半導体集積回路  (NC03162T) ,  入出力インタフェイス  (JC04040J)

タイトルに関連する用語 (5件)： TP ,  RAM ,  低消費電力 ,  最適化設計 ,  応用