文献

J-GLOBAL ID：201702287092489717   整理番号：17A1635532

ハイスループットNRZ同期のためのFPGA上での非同期界面FIFO設計【Powered by NICT】

Asynchronous interface FIFO design on FPGA for high-throughput NRZ synchronisation

著者 (5件)： Liu Gengting (School of Computer Science, University of Manchester, Manchester, United Kingdom, M13 9PL) ,  Garside James (School of Computer Science, University of Manchester, Manchester, United Kingdom, M13 9PL) ,  Furber Steve (School of Computer Science, University of Manchester, Manchester, United Kingdom, M13 9PL) ,  Plana Luis A. (School of Computer Science, University of Manchester, Manchester, United Kingdom, M13 9PL) ,  Koch Dirk (School of Computer Science, University of Manchester, Manchester, United Kingdom, M13 9PL)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： FPL  ページ： 1-8  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ネットワークオンチップ(NoC)は収縮し続けるトランジスタのサイズとしての新しいチップ設計パラダイムになってきた。大域的非同期局所的同期(GALS)オンチップネットワークは大きなクロックツリー分布と信号遅延変動のような課題を解決するための提案した。より興味深いことに,mのn遅延不感相互接続を用いたGALS(大域的非同期ネットワークのための,非同期相互接続は,オンチップ相互接続のための用いることができるだけでなく,オフチップ相互接続のための単純,直接的でかつ省電力解決策を提供する。本論文では,既存のメニーコアシステムにおける非ゼロ復帰(NRZ)をコードする2の7用いた非同期チップ間リンク上のスループットを改善するために非同期界面FIFO設計を提示した。提案した設計は,限られたグローバルクロックバッファ資源を使用しない商品FPGAへの実装に適しているが,非同期回路を実装するためにFPGAを使用する。界面FIFOは遷移検出器それ自身よりもより一般的に分離した緩衝液を用いて構成されている。提案した解決策は,既存のシステムで実証されてきたとハイスループット通信のための他の非同期mのn NRZ符号化プロトコルへの適応に適している。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *FPGA ,  *界面 ,  プロトコル ,  *スループット ,  トランジスタ ,  相互接続 ,  非同期回路 ,  符号化 ,  通信 ,  ネットワーク ,  *FIFO
準シソーラス用語： 省電力 ,  オンチップ ,  ネットワークオンチップ ,  *ハイスループット , 【Automatic Indexing@JST】

分類 (3件)： 半導体集積回路  (NC03162T) ,  計算機網  (JC03000K) ,  集積回路一般  (NC03161C)

タイトルに関連する用語 (7件)： ハイスループット ,  NRZ ,  FPGA ,  非同期 ,  界面 ,  FIFO ,  設計