文献

J-GLOBAL ID：201702288107662990   整理番号：17A1636107

ヒステリシス電流制御のhardware-in-the-loop研究におけるシミュレータ遅延に対処するための新しい時間展開法【Powered by NICT】

A novel time expansion method to cope with simulator delay in the hardware-in-the-loop study of hysteresis current control

著者 (3件)： Honglin Zhou (Central Research Academy of DongFang Electric Corporation, Chengdu, P. R. China) ,  XiaoTian Wu (Central Research Academy of DongFang Electric Corporation, Chengdu, P. R. China) ,  Tongzhen Dai (Central Research Academy of DongFang Electric Corporation, Chengdu, P. R. China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ICEMS  ページ： 1-6  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 近年,RT LAB,RTDSのようなハードウェア-イン-ザ-ループ(HIL)シミュレーションはパワーエレクトロニクスシステム研究に広く用いられている。シミュレーション精度を保持するために,研究者の主要な関心は,通常,シミュレータの最小シミュレーションステップサイズに焦点を当てたが,シミュレータの入出力遅延の役割を無視している。系統連系コンバータのヒステリシス電流制御の研究を中心に,本論文では,シミュレータ遅延の重要性を調べた。理論解析,シミュレーションと実験により,シミュレータの遅れが制御性能に大きく影響することが判明した:それは明らかにヒステリシス電流バンドを増加させ,スイッチング周波数を低減し,電流THD(全高調波歪)を増加させ,従って制御を劣化させる可能性がある。入力した遅延により,シミュレーション段階は小さくても,シミュレーション結果は正確でも信頼できるなかった。遅延を減少させるためにシミュレータハードウェアの改良将来における実現可能なが明らかに非常に高価であるかもしれない。向上ハードウェアは最終解決策ではないが,代替ソフトウェア解決策として,本論文では,新しい時間展開法を提案した。実験結果は,提案した時間展開法を効果的にヒステリシス電流制御のHIL研究におけるシミュレータ遅延に対応,通常シミュレータと満足できる性能を達成することが可能となることを証明した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *シミュレータ ,  *時間発展 ,  *電流 ,  系統連系 ,  シミュレーション ,  変換器 ,  *ヒステリシス ,  ソフトウェア ,  ハードウェア
準シソーラス用語： 全高調波歪 ,  スイッチング周波数 ,  制御性能 ,  理論解析 ,  *ヒステリシス電流制御 , 【Automatic Indexing@JST】

分類 (5件)： 火花点火機関  (PB02020C) ,  計算機シミュレーション  (JE11000H) ,  走行性能  (QG02020S) ,  配電(事業者側)  (NB05040R) ,  動力伝達装置  (QG03020Z)

タイトルに関連する用語 (6件)： ヒステリシス電流制御 ,  研究 ,  シミュレータ ,  遅延 ,  対処 ,  展開法