文献

J-GLOBAL ID：201702288290128034   整理番号：17A1651943

再構成可能な高速ラセンFIRフィルタアーキテクチャ【Powered by NICT】

A reconfigurable high-speed spiral FIR filter architecture

著者 (3件)： Delicia Figuli Shalina Percy (Institute for Information Processing Technologies, Karlsruhe Institute of Technology (KIT), Karlsruhe, Germany) ,  Figuli Peter (Institute for Information Processing Technologies, Karlsruhe Institute of Technology (KIT), Karlsruhe, Germany) ,  Becker Jurgen (Institute for Information Processing Technologies, Karlsruhe Institute of Technology (KIT), Karlsruhe, Germany)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： TSP  ページ： 532-537  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 高速応用における効率的な有限インパルス応答(FIR)フィルタの必要性はディジタル実現のための効果的で柔軟なプラットフォームとしてフィールドプログラマブルゲートアレイ(FPGA)を標的とする。FIRフィルタは線形位相特性,フィードバックループと良好なシステム安定性のような利点を提供するが,その畳込み性質はデータ依存性と計算の複雑さによる並列化における挑戦の平衡を保つ。これを解決するために,新しいFPGAベース再構成可能フィルタアーキテクチャ,いくつかのデータ試料を並列に処理し,スパイラル様式におけるデータ相互依存性を打破することを提案した。この一般的パイプライン化並列フィルタはフィルタ次数と平行度の観点からparameterizableである。実験結果は16と11並列入力のフィルタ長のわずか450MHzの動作周波数で7.2GSPSのスループットを示した。4の並列化により,フィルタ長さ16の最新の溶液よりも4.64倍速く,スループットの有望な41%増加は61の高次で達成された。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： FPGA ,  計算量 ,  畳込み ,  *高速度 ,  *計算機アーキテクチャ ,  スループット ,  *FIRフィルタ ,  ディジタル方式 ,  直線位相特性 ,  *フィルタ
準シソーラス用語： 動作周波数 ,  データ依存性 ,  フィードバックループ ,  有限インパルス応答 ,  *再構成可能性 , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (4件)： 再構成 ,  ラセン ,  FIRフィルタ ,  アーキテクチャ