文献

J-GLOBAL ID：201702289393968217   整理番号：17A1251370

NANDフラッシュメモリのための金型ビット誤り率推定器について【Powered by NICT】

On Die Bit Error Rate Estimator for NAND Flash Memory

著者 (3件)： Kaynak Mustafa N. (Micron Technology, San Diego, CA, USA) ,  Khayat Patrick R. (Micron Technology, San Diego, CA, USA) ,  Parthasarathy Sivagnanam (Micron Technology, San Diego, CA, USA)
資料名： IEEE Transactions on Circuits and Systems 2: Express Briefs  (IEEE Transactions on Circuits and Systems 2: Express Briefs)
巻： 64  号： 7  ページ： 772-776  発行年： 2017年 
JST資料番号： W0347A  ISSN： 1549-7747  CODEN： ITCSFK  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本短報では,低密度パリティ検査符号に基づく誤り訂正符号(ECC)方式のパリティチェック制約を用いた簡単なビット誤り率(BER)推定器を提案した。提案した推定器は非常に小さい面積コストのフラッシュメモリダイ上に効率的に実装することができた。フラッシュメモリコントローラは有意にプログラミングエラーを削減し,待ち時間およびスループットの観点からシステム性能を改善するためのECC復号化方式前BER推定を持つ利点を取ることができる応用を議論した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： スループット ,  誤り訂正符号 ,  *パリティ検査 ,  復号化 ,  待ち時間
準シソーラス用語： システム性能 ,  LDPC符号 ,  *ビット誤り率 ,  *NANDフラッシュ , 【Automatic Indexing@JST】

分類 (2件)： 信号理論  (ND02020G) ,  増幅回路  (NC05040U)

タイトルに関連する用語 (4件)： NANDフラッシュメモリ ,  金型 ,  ビット誤り率 ,  推定