文献

J-GLOBAL ID：201702289518219075   整理番号：17A1254821

低価格FPGAプラットフォームのための加速畳込みニューラルネットワークのためのミニマリスト設計【Powered by NICT】

Minimalist Design for Accelerating Convolutional Neural Networks for Low-End FPGA Platforms

著者 (7件)： Morcel Raghid ,  Akkary Haitham ,  Hajj Hazem ,  Saghir Mazen ,  Keshavamurthy Anil ,  Khanna Rahul ,  Artail Hassan
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： FCCM  ページ： 196  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ディープニューラルネットワークは多くの人工知能応用におけるその性能のために学界および産業界の両方,特にコンピュータビジョンにおいて非常に注目を集めている。しかし,これらのアルゴリズムは計算的にスコアリングとモデル学習応用のための非常に厳しいことが知られている。現状認識モデルは百万パラメータの十を使用し,有意なメモリと計算要求を持っている。これらの要求は深層学習市場に浸透するハイエンド,安価で,電力が必要なIoTプラットフォームへの深いニューラルネットワーク応用のユーザ限定された。本論文では,いくつかの技術革新の前縁交差で研究,新たなIoTプラットフォーム,深層学習,フィールドプログラマブルゲートアレイ(FPGA)計算を含めて提示した。FPGA資源の利用を最小化し,60以上の百万パラメータを持つ深い学習アルゴリズムを実行できる新しいミニマリスト設計方法論を実証した。これは,資源制約,低価格FPGAプラットフォームに特に適している。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 学習アルゴリズム ,  認知モデル ,  *ニューラルネットワーク ,  アルゴリズム ,  *FPGA ,  記憶装置 ,  人工知能 ,  *畳込み ,  コンピュータビジョン
準シソーラス用語： ニューラルネットワーク応用 ,  モノのインターネット ,  深層学習 ,  モデル学習 ,  ディープニューラルネットワーク ,  *低価格 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (6件)： 低価格 ,  FPGA ,  プラットフォーム ,  加速 ,  畳込みニューラルネットワーク ,  設計