文献

J-GLOBAL ID：201702290377724258   整理番号：17A1355400

STT-MRAMにおけるビット論理演算のためのメモリ内処理パラダイム【Powered by NICT】

In-memory processing paradigm for bitwise logic operations in STT-MRAM

著者 (4件)： Kang W. (Fert Beijing Research Institute, BDBC, Beihang University, China) ,  Chang L. (Fert Beijing Research Institute, BDBC, Beihang University, China) ,  Wang Z. (Fert Beijing Research Institute, BDBC, Beihang University, China) ,  Zhao W. (Fert Beijing Research Institute, BDBC, Beihang University, China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： INTERMAG  ページ： 1  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 電流ビッグデータ時代において,プロセッサとメモリ間の限られたデータ帯域幅(記憶壁)は,従来のVon Newman計算機アーキテクチャのための最も重要な障害の一つとなっている。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 電流 ,  計算機アーキテクチャ ,  *論理演算 ,  演算プロセッサ ,  *記憶装置 ,  帯域幅
準シソーラス用語： ビッグデータ , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (4件)： STT-MRAM ,  ビット ,  論理演算 ,  パラダイム