文献

J-GLOBAL ID：201702290733645641   整理番号：17A1834737

再構成可能論理にカスタマイズされたハードウェアアーキテクチャによるスケーリングニューラルネットワーク性能【Powered by NICT】

Scaling Neural Network Performance through Customized Hardware Architectures on Reconfigurable Logic

著者 (7件)： Blott Michaela ,  PreuBer Thomas B. ,  Fraser Nicholas ,  Gambardella Giulio ,  O’Brien Kenneth ,  Umuroglu Yaman ,  Leeser Miriam
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ICCD  ページ： 419-422  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 畳込みニューラルネットワークは近年劇的に改善した,従来のコンピュータビジョンアルゴリズムのそれを超える問題と性能に及ぼすヒト精度を越えた。自体の計算パターンは比較的簡単であるが,CNNは百万浮動小数点のパラメータを含み,単一画像を処理するための浮動小数点演算の十億を必要とするかもしれないとしてが残っている計算と記憶の挑戦。,典型的なキャッシュサイズを超える貯蔵フットプリントと組み合わせたこれらの計算要求は,現代計算アーキテクチャのための顕著な性能と電力の挑戦を提起している。これは計算能力を,重量および特徴マップバッファリング要求ならびにエネルギー消費を減少させることができるとしてスケール性能と電力効率に有望な機会の一つは,すべての活性化と重みの減少精度表現を強化するためである。精度のわずかな減少に遭遇したが,これらの量子化されたニューラルネットワークは,標準的ベンチマークデータセット,MNIST,CIFAR10SVHNともImageNetなど最新の精度を達成し,従って非常に魅力的な設計トレードオフを提供することが示された。最近の研究は,重みとまたは活性化の完全な二値化を用いた極端な変異体の実装,典型的に小さい入力画像を中心に焦点を当ててきた。本論文では,著者らは,両方の量と活性化,より大きな画像寸法,および特徴マップチャンネルの数の増加のための種々の精度を支えるに関してデータフロー・アーキテクチャのスケーラビリティを調べた。重要な寄与はターゲットデバイスサイズの関数としてコストモデルと性能予測と既存のハードウェアアーキテクチャのスケーラビリティを理解するための形式化されたアプローチである。サーバクラスプラットフォーム,すなわちAWS F1ノードにImageNet分類のための実験結果を検証し提供する。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： エネルギー消費 ,  電力効率 ,  *カスタム化 ,  *ニューラルネットワーク ,  畳込み ,  電力 ,  *計算機アーキテクチャ ,  浮動小数点演算 ,  量子化 ,  画像 ,  チャネル
準シソーラス用語： 性能予測 ,  コストモデル ,  特徴マップ ,  浮動小数点 , 【Automatic Indexing@JST】

分類 (2件)： パターン認識  (JE07000S) ,  専用演算制御装置  (JC04030Y)

タイトルに関連する用語 (4件)： 再構成可能 ,  論理 ,  カスタマイズ ,  ハードウェアアーキテクチャ