文献

J-GLOBAL ID：201702290782969281   整理番号：17A1570844

セル内のハイブリッドL2キャッシュの設計と運用評価【Powered by NICT】

Design and operational assessment of an intra-cell hybrid L2 cache

著者 (4件)： Chen Linbin (ECE Department, Northeastern University, Boston, MA USA) ,  Han Jie (ECE Department, University of Alberta, Edmonton, AB, Canada) ,  Liu Weiqiang (College of EIE, Nanjing University of Aero. & Astro., China) ,  Lombardi Fabrizio (ECE Department, Northeastern University, Boston, MA USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： NANOARCH  ページ： 1-6  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,操作上の特徴を利用すると密度と電力消費の改善のためのハイブリッドL2キャッシュを達成するために,SRAMを持つ幾つかの出現中技術(埋込みDRAM(eDRAM)と相変化メモリ(PCM)の統合を検討した。新規ハイブリッドキャッシュ置換と移動政策を提案した;ハイブリッドマクロセルも異なる数e DRAM,PCMとSRAMセル(記憶比と呼ばれる)を用いて設計した。建築と回路レベルで二キャッシュモデルは,セル内動作を示した。例として本論文を通じて考察した4ハイブリッドキャッシュ。アプリケーションベンチマークをシミュレートすることにより,種々の置換と移動政策の比較解析と記憶比の影響は,提案したハイブリッドキャッシュ設計を評価した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： SRAM ,  *キャッシュメモリ ,  電力消費
準シソーラス用語： 相変化メモリ ,  埋込みDRAM , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： セル ,  キャッシュ ,  設計 ,  運用 ,  評価