文献

J-GLOBAL ID：201702291820315117   整理番号：17A0194798

1つのブロック暗号Sボックスにおける抗攻撃のシナリオ【JST・京大機械翻訳】

A scheme of anti-glitch attacks on S-box in block cipher

著者 (4件)： Zhang Shuaiwei (Key laboratory of Network & Information Security of APT,Engineering University of Armed Police Force) ,  Yang Xiaoyuan (Key laboratory of Network & Information Security of APT,Engineering University of Armed Police Force) ,  Zhong Weidong (Key laboratory of Network & Information Security of APT,Engineering University of Armed Police Force) ,  Yang Haibin (Key laboratory of Network & Information Security of APT,Engineering University of Armed Police Force)
資料名： Jisuanji Gongcheng Yukexue  (Jisuanji Gongcheng Yukexue)
巻： 38  号： 10  ページ： 2058-2064  発行年： 2016年 
JST資料番号： C2938A  ISSN： 1007-130X  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： ネットワーク情報時代の急速な発展に伴い、各種の電子製品が誕生し、人々の生活はますます知能になり、ますます便利になりつつあるが、便利な背後には重大な安全の隠された隠されている。暗号チップは情報セキュリティを保障する重要な手段の一つであるため、暗号チップの安全性を向上させる。STEFANらのブロック暗号チップSボックスに対するGLITCH攻撃をモデル背景として、一組の同期レジスタを加えることによってFPGAに基づくブロック暗号Sボックスに対する抗攻撃を提案した。CMOS IIソフトウェアに埋め込まれたSIGNAL TAPの機能を,CMOSデバイスの特性とALTERA社の埋め IIソフトウェアに埋め込まれたSIGNAL TAPの機能によって,理論の数を大幅に低減することができることを証明した。また,それは,各レベルの回路におけるGLITCHの相関を減少させ,攻撃の成功率を減少させ,ブロック暗号Sボックスのセキュリティを改善し,FPGAチップの保護のための基礎を提供する。Data from the ScienceChina, LCAS. Translated by JST【JST・京大機械翻訳】

シソーラス用語： ソフトウェア ,  高速度 ,  セキュリティ ,  情報セキュリティ ,  レジスタ ,  安全性 ,  FPGA ,  ネットワーク ,  *暗号 ,  CMOS ,  成功率 ,  *ブロック暗号
準シソーラス用語： 電子製品 , 【Automatic Indexing@JST】

著者キーワード (5件)： block cipher ,  S-box ,  glitch attacks ,  FPGA ,  synchronization register

分類 (1件)： データ保護  (JD01020V)

タイトルに関連する用語 (4件)： ブロック暗号 ,  ボックス ,  攻撃 ,  シナリオ