文献

J-GLOBAL ID：201702291979509234   整理番号：17A0795732

超低電力応用のための250μW2.4GHz高速同期フラクショナルN周波数発生【Powered by NICT】

A 250- $¥mu¥text{W}$ 2.4-GHz Fast-Lock Fractional-N Frequency Generation for Ultralow-Power Applications

著者 (9件)： Hong Seunghwan (Department of Electronic and Electrical Engineering, Pohang University of Science and Technology, Pohang, South Korea) ,  Kim Shinwoong (Department of Electronic and Electrical Engineering, Pohang University of Science and Technology, Pohang, South Korea) ,  Choi Seungnam (Department of Electronic and Electrical Engineering, Pohang University of Science and Technology, Pohang, South Korea) ,  Cho Hwasuk (Department of Electronic and Electrical Engineering, Pohang University of Science and Technology, Pohang, South Korea) ,  Hong Jaehyeong (Department of Electronic and Electrical Engineering, Pohang University of Science and Technology, Pohang, South Korea) ,  Seo Young-Hun (DRAM Design Team, Memory Division, Samsung Electronics Company, Hwasung, South Korea) ,  Kim Byungsub (Department of Electronic and Electrical Engineering, Pohang University of Science and Technology, Pohang, South Korea) ,  Park Hong-June (Department of Electronic and Electrical Engineering, Pohang University of Science and Technology, Pohang, South Korea) ,  Sim Jae-Yoon (Department of Electronic and Electrical Engineering, Pohang University of Science and Technology, Pohang, South Korea)
資料名： IEEE Transactions on Circuits and Systems 2: Express Briefs  (IEEE Transactions on Circuits and Systems 2: Express Briefs)
巻： 64  号： 2  ページ： 106-110  発行年： 2017年 
JST資料番号： W0347A  ISSN： 1549-7747  CODEN： ITCSFK  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： は超低消費電力応用のための高速同期2.4GHz分数N位相同期ループ(PLL)を提案した。主発振器以外の他の全回路による電力消費を最小にするために,著者らは低周波マスターPLLは高い周波数で動作するスレーブ注入同期発振器が続くマスター スレーブPLL構造を提案した。周波数誤差補償回路も自走周波数における可能なドリフトを除去するためにスレーブ発振器に実装した。マスターPLLにおける分数N粗い同期ユニットとスレーブ発振器における微細周波数初期化ユニットを用いて,PLLは二高速同期モードを支持する1)深いパワーダウンモードから始動同期と2)待機モードからの瞬間的な再固定。65nm相補型金属酸化膜半導体(CMOS)に実装されたPLLは0.8V電源から250μWを消費し,0.102mW/GHzの電力効率を示した。PLLは深いパワーダウンから22μs以下のロック時間と待機から1μsと二高速同期操作を実行した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 電力消費 ,  LF【周波数】 ,  CMOS ,  位相同期ループ ,  *高速度 ,  電力効率 ,  発振器 ,  *周波数
準シソーラス用語： 誤差補償 ,  注入同期発振器 ,  *フラクショナルN ,  *超低消費電力 , 【Automatic Indexing@JST】

分類 (2件)： 集積回路一般  (NC03161C) ,  増幅回路  (NC05040U)

タイトルに関連する用語 (3件)： 低電力 ,  応用 ,  フラクショナルN