特許

J-GLOBAL ID：201703000010661976

半導体装置及びその製造方法

発明者： 大岸 厚文 ,  三科 健 ,  猿渡 哲也
出願人/特許権者： 株式会社島津製作所
代理人 (2件)： 三好 秀和 ,  伊藤 正和
公報種別：公開公報
出願番号（国際出願番号）：特願2015-234401
公開番号（公開出願番号）：特開2017-050520
出願日： 2015年12月01日
公開日（公表日）： 2017年03月09日
要約：

【課題】本発明は、カソードマークの発生が抑制され、且つ基板からの薄膜の剥離が防止された半導体装置及びその製造方法を提供する。【解決手段】基板と、基板の主面上に配置されたバッファ層と、バッファ層の上に配置された、バッファ層よりも屈折率の低い薄膜とを備え、基板と薄膜との密着性よりも基板とバッファ層との密着性が高いようにバッファ層の屈折率が調整されている。【選択図】図1

請求項（抜粋）：

基板と、 前記基板の主面上に配置されたバッファ層と、 前記バッファ層の上に配置された、前記バッファ層よりも屈折率の低い薄膜と を備え、前記基板と前記薄膜との密着性よりも前記基板と前記バッファ層との密着性が高いように前記バッファ層の屈折率が調整されていることを特徴とする半導体装置。

IPC (5件)：

H01L 21/318 ,  H01L 21/31 ,  C23C 16/42 ,  H01L 31/021 ,  H01L 31/068

FI (5件)：

H01L21/318 B ,  H01L21/31 C ,  C23C16/42 ,  H01L31/04 240 ,  H01L31/06 300

Fターム (36件)：

4K030AA06 ,  4K030AA13 ,  4K030BA40 ,  4K030BB12 ,  4K030CA04 ,  4K030CA12 ,  4K030FA01 ,  4K030GA03 ,  4K030JA01 ,  4K030KA15 ,  4K030LA15 ,  4K030LA16 ,  5F045AA08 ,  5F045AB33 ,  5F045AF03 ,  5F045CA13 ,  5F045DC51 ,  5F045DC62 ,  5F045DP20 ,  5F045EE12 ,  5F045EH04 ,  5F045EH06 ,  5F045EH14 ,  5F045EH20 ,  5F058BA04 ,  5F058BD01 ,  5F058BD10 ,  5F058BF07 ,  5F058BF37 ,  5F058BF38 ,  5F058BJ03 ,  5F151AA03 ,  5F151DA03 ,  5F151GA04 ,  5F151HA03 ,  5F151HA06