特許

J-GLOBAL ID：201703000024984590

積層セラミック電子部品の製造方法

発明者： 若柳 秀謙 ,  佐藤 陽輔 ,  加藤 靖也 ,  小林 譲二 ,  木暮 利光
出願人/特許権者： 太陽誘電株式会社
代理人 (2件)： 大森 純一 ,  関根 正好
公報種別：公開公報
出願番号（国際出願番号）：特願2016-039816
公開番号（公開出願番号）：特開2017-157695
出願日： 2016年03月02日
公開日（公表日）： 2017年09月07日
要約：

【課題】サイドマージンシートの打ち抜き不良を防止可能な積層セラミック電子部品の製造方法を提供する。【解決手段】積層セラミック電子部品の製造方法では、サイドマージンシートが準備される。積層されたセラミック層と、上記セラミック層の間に配置された内部電極と、上記内部電極が露出した側面と、をそれぞれ有し、上記側面を上記サイドマージンシートに対向させて配列された複数の積層チップが準備される。上記サイドマージンシートを挟んで上記複数の積層チップに対向する弾性体が準備される。上記複数の積層チップが配列された配列領域に隣接する位置において上記弾性体に拘束力を加えながら、上記複数の積層チップの上記側面で上記サイドマージンシートを打ち抜く。【選択図】図14

請求項（抜粋）：

サイドマージンシートを準備し、 積層されたセラミック層と、前記セラミック層の間に配置された内部電極と、前記内部電極が露出した側面と、をそれぞれ有し、前記側面を前記サイドマージンシートに対向させて配列された複数の積層チップを準備し、 前記サイドマージンシートを挟んで前記複数の積層チップに対向する弾性体を準備し、 前記複数の積層チップが配列された配列領域に隣接する位置において前記弾性体に拘束力を加えながら、前記複数の積層チップの前記側面で前記サイドマージンシートを打ち抜く 積層セラミック電子部品の製造方法。

IPC (3件)：

H01G 4/12 ,  H01G 4/30 ,  H01G 13/00

FI (5件)：

H01G4/12 364 ,  H01G4/12 349 ,  H01G4/30 311Z ,  H01G4/30 301F ,  H01G13/00 391H

Fターム (7件)：

5E001AB03 ,  5E001AD02 ,  5E001AH06 ,  5E001AJ02 ,  5E082AB03 ,  5E082FG01 ,  5E082LL01