特許
J-GLOBAL ID：201703000533316253
演算処理装置及び演算処理装置の制御方法
発明者：
出願人/特許権者：
代理人 (1件)：
國分 孝悦
公報種別：特許公報
出願番号（国際出願番号）：特願2013-168990
公開番号（公開出願番号）：特開2015-036941
特許番号：特許第6183049号
出願日： 2013年08月15日
公開日（公表日）： 2015年02月23日
請求項（抜粋）：
【請求項1】それぞれアクセス対象のデータがキャッシュメモリに保持されることなくアクセスを行う、第1のノンキャッシュリクエストと、前記第1のノンキャッシュリクエストより優先度が低い第2のノンキャッシュリクエストとを出力する命令制御部と、
前記命令制御部が出力した、複数のスレッドのうちの第1のスレッドの前記第1のノンキャッシュリクエストと複数のスレッドのうちの第2のスレッドの前記第2のノンキャッシュリクエストとを調停して発行する場合、前記第1のノンキャッシュリクエストに先行する前記第1のスレッドの先行ノンキャッシュリクエストの発行後、発行した前記先行ノンキャッシュリクエストに対する応答が有ることにより、調停対象の前記第1のノンキャッシュリクエストと前記第2のノンキャッシュリクエストとが発行可能状態になったとき、前記第2のノンキャッシュリクエストを、前記第1のノンキャッシュリクエストよりも優先して発行する発行制御部とを有することを特徴とする演算処理装置。
IPC (2件)：
G06F 12/08 ( 201 6.01)
, G06F 12/00 ( 200 6.01)
G06F 12/08 519 E
, G06F 12/08 565
, G06F 12/08 515 Z
, G06F 12/08 517 Z
, G06F 12/00 571 B
