メモリシステム

発明者： , , , , ,
出願人/特許権者：
代理人 (1件)：特許業務法人酒井国際特許事務所
公報種別：特許公報
出願番号（国際出願番号）：特願2013-195789
公開番号（公開出願番号）：特開2015-060616
特許番号：特許第6121857号
出願日： 2013年09月20日
公開日（公表日）： 2015年03月30日
請求項（抜粋）：

【請求項1】複数の第1配線と、複数の第2配線と、前記複数の第1配線および前記複数の第2配線の各交差に対応して配置される複数の第1メモリセルを含む第1記憶部と、それぞれが、前記複数の第1配線のうちの何れかの第1配線に接続される複数の第3配線と、それぞれが、ホスト装置から指定される論理アドレスに予め対応付けられる複数の第4配線と、前記複数の第3配線および前記複数の第4配線の各交差に対応して配置されるとともに、前記論理アドレスと前記第1配線との対応関係に応じて、それぞれの抵抗状態が、第1抵抗状態、または、前記第1抵抗状態よりも抵抗値が低い第2抵抗状態に少なくとも設定される複数の第2メモリセルを含む第2記憶部と、前記ホスト装置からの、前記第1記憶部に対するデータの読み出しを要求する読み出し要求に含まれる前記論理アドレスに対応する前記第4配線に接続された前記第2抵抗状態の前記第2メモリセルに対応する前記第1配線に、前記データを読み出すための読み出し電圧が供給されるよう、前記論理アドレスに対応する前記第4配線に対して第1電圧を供給する制御を行う第1制御部と、を備え、前記第1メモリセルは、浮遊ゲート電極に蓄積される電荷量に応じて少なくとも2値以上の情報を記憶可能なメモリセルであり、前記第2メモリセルは、前記第3配線と前記第4配線との間に挟持される可変抵抗素子を含む、メモリシステム。

IPC (4件)：

G06F 12/02 ( 200 6.01) , G06F 12/00 ( 200 6.01) , G11C 16/06 ( 200 6.01) , G11C 16/04 ( 200 6.01)

FI (5件)：

G06F 12/02 570 A , G06F 12/00 597 U , G06F 12/00 550 K , G11C 17/00 633 A , G11C 17/00 622 E

引用特許：

出願人引用 (1件)

連想記憶装置
公報種別：公開公報出願番号：特願平11-350337 出願人：株式会社東芝

審査官引用 (1件)

連想記憶装置
公報種別：公開公報出願番号：特願平11-350337 出願人：株式会社東芝

前のページに戻る