特許
J-GLOBAL ID:201703000562821730
半導体装置および半導体装置の設計方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
特許業務法人筒井国際特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2016-047257
公開番号(公開出願番号):特開2017-163031
出願日: 2016年03月10日
公開日(公表日): 2017年09月14日
要約:
【課題】階層レイアウト設計手法を用いた各階層ブロックの設計段階で、各階層ブロックの実負荷データを高精度に抽出することが可能な半導体装置の設計方法および半導体装置を提供する。【解決手段】メタル配線層M[k]は、境界となる辺によってそれぞれ分割される複数の階層ブロックHBK1〜HBK4を備える。複数の階層ブロックの一つは、自階層ブロックの外周に沿って延伸するように配置され、一本または複数本のメタル配線で構成されるシールドリング配線SRと、その内側に配置され、予め定められる優先方向に向けて延伸する複数本のメタル配線ML[k]とを備える。シールドリング配線SRは、優先方向に向けて延伸する区間SC1と、優先方向と直交する非優先方向に向けて延伸する区間SC2とを有する。【選択図】図3A
請求項(抜粋):
一個の半導体チップで構成され、メタル配線層を備える半導体装置であって、
前記メタル配線層は、境界となる辺によってそれぞれ分割される複数の配線領域を備え、
前記複数の配線領域の一つである第1の配線領域は、
前記第1の配線領域の外周に沿って延伸するように配置され、一本のメタル配線または複数本のメタル配線の組合せで構成される第1のシールドリング配線と、
前記第1のシールドリング配線で囲まれる領域内に配置され、予め定められる優先方向に向けて延伸する複数本のメタル配線と、
を備え、
前記第1のシールドリング配線は、
前記優先方向に向けて延伸する第1の区間と、
前記優先方向と直交する非優先方向に向けて延伸する第2の区間と、
を有する、
半導体装置。
IPC (4件):
H01L 21/82
, H01L 21/822
, H01L 27/04
, G06F 17/50
FI (4件):
H01L21/82 C
, H01L27/04 D
, H01L27/04 H
, G06F17/50 658N
Fターム (40件):
5B046AA08
, 5B046BA05
, 5B046JA01
, 5F038BH10
, 5F038BH19
, 5F038CA03
, 5F038CA17
, 5F038CD02
, 5F038CD09
, 5F038CD10
, 5F038CD12
, 5F038CD13
, 5F038DF04
, 5F038DF05
, 5F038DF12
, 5F038EZ09
, 5F038EZ20
, 5F064BB09
, 5F064BB13
, 5F064BB15
, 5F064CC09
, 5F064DD02
, 5F064DD04
, 5F064DD25
, 5F064EE02
, 5F064EE09
, 5F064EE15
, 5F064EE16
, 5F064EE19
, 5F064EE22
, 5F064EE27
, 5F064EE32
, 5F064EE42
, 5F064EE43
, 5F064EE46
, 5F064EE47
, 5F064EE51
, 5F064EE52
, 5F064HH06
, 5F064HH10
前のページに戻る