特許
J-GLOBAL ID：201703000612849062

設計支援装置、設計支援方法および設計支援プログラム

発明者：
大平 理覚

大平 理覚 について

, 
石田 尚志

石田 尚志 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (2件)： 岩壁 冬樹 ,  塩川 誠人
公報種別：特許公報
出願番号（国際出願番号）：特願2013-065561
公開番号（公開出願番号）：特開2014-191540
特許番号：特許第6171462号
出願日： 2013年03月27日
公開日（公表日）： 2014年10月06日
請求項（抜粋）：
【請求項1】 デバイスを表す複数のデバイスシンボルの位置関係および接続関係を示す情報と、前記複数のデバイスシンボルの中で電源投入順または電源切断順が確定しているデバイスシンボルの、当該電源投入順または当該電源切断順を示す確定順番情報とを入力し、前記位置関係および前記接続関係に基づいて、前記複数のデバイスシンボルに関する電源系統図を作成する第1作成部と、 前記確定順番情報に基づいて、電源投入順または電源切断順が確定していないデバイスシンボルの順番情報を作成する第2作成部とを含み、 前記第2作成部は、前記確定順番情報と作成した前記順番情報とを、前記電源系統図における前記複数のデバイスシンボルに関連付けし、当該電源系統図を示す画面情報を出力する ことを特徴とする設計支援装置。
IPC (1件)：
G06F 17/50 ( 200 6.01)
FI (1件)：
G06F 17/50 660 F
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM