特許

J-GLOBAL ID：201703000744590165

ナノ構造処理のための導電性補助層の形成及び選択的除去

発明者： ベリ, ヨナス ,  デスマリス, ヴィンセント ,  カビール, モハマド, シャフィクル ,  ムハンマド, アミン ,  ブルド, ダヴィド
出願人/特許権者： スモルテック アーベー
代理人 (1件)： 園田・小林特許業務法人
公報種別：特許公報
出願番号（国際出願番号）：特願2016-103110
公開番号（公開出願番号）：特開2016-195257
特許番号：特許第6126725号
出願日： 2016年05月24日
公開日（公表日）： 2016年11月17日
請求項（抜粋）：

【請求項1】 少なくとも1つの絶縁領域によって分離された露出金属島を有する基板と、 前記露出金属島上に配置された少なくとも1つのナノ構造と、 前記少なくとも1つの絶縁領域上に配置された少なくとも1つのナノ構造と、 前記基板と前記少なくとも1つのナノ構造との間に配置された導電性補助層と、 を備え、 前記導電性補助層は前記少なくとも1つのナノ構造の真下にのみ存在する、集積回路。

IPC (5件)：

H01L 23/532 ( 200 6.01) ,  H01L 21/768 ( 200 6.01) ,  H01L 21/3205 ( 200 6.01) ,  H01L 23/522 ( 200 6.01) ,  H01L 21/285 ( 200 6.01)

FI (3件)：

H01L 21/88 M ,  H01L 21/88 J ,  H01L 21/285 C