特許
J-GLOBAL ID：201703000875441785
半導体装置
発明者：
,
出願人/特許権者：
公報種別：特許公報
出願番号（国際出願番号）：特願2016-019780
公開番号（公開出願番号）：特開2016-131054
特許番号：特許第6049976号
出願日： 2016年02月04日
公開日（公表日）： 2016年07月21日
請求項（抜粋）：
【請求項1】 入力端子と、
出力端子と、
第1乃至第3のトランジスタと、
第1および第2の容量素子と、
第1および第2のデータ電位保持出力回路と、
第1および第2のデータ電位制御回路と、を有し、
前記第1のトランジスタのソースまたはドレインの一方は、前記入力端子と電気的に接続され、
前記第1のトランジスタのソースまたはドレインの他方は、前記第1の容量素子の第1の電極と電気的に接続され、
前記第1のトランジスタのソースまたはドレインの他方は、前記第1のデータ電位保持出力回路と電気的に接続され、
前記第1のトランジスタのソースまたはドレインの他方は、前記第2のトランジスタのソースまたはドレインの一方と電気的に接続され、
前記第1の容量素子の第2の電極は、前記第1のデータ電位制御回路と電気的に接続され、
前記第1のデータ電位保持出力回路は、前記第1のデータ電位制御回路と電気的に接続され、
前記第2のトランジスタのソースまたはドレインの他方は、前記第2の容量素子の第1の電極と電気的に接続され、
前記第2のトランジスタのソースまたはドレインの他方は、前記第2のデータ電位保持出力回路と電気的に接続され、
前記第2のトランジスタのソースまたはドレインの他方は、前記第3のトランジスタのソースまたはドレインの一方と電気的に接続され、
前記第2の容量素子の第2の電極は、前記第2のデータ電位制御回路と電気的に接続され、
前記第2のデータ電位保持出力回路は、前記第2のデータ電位制御回路と電気的に接続され、
前記第3のトランジスタのソースまたはドレインの他方は、前記出力端子と電気的に接続されていることを特徴とする半導体装置。
IPC (3件)：
G11C 19/18 ( 200 6.01)
, H03K 3/356 ( 200 6.01)
, H03K 19/185 ( 200 6.01)
G11C 19/18 115
, H03K 3/356 B
, H03K 3/356 Z
, H03K 19/185
