特許

J-GLOBAL ID：201703000922792702

非確率論抵抗性スイッチングメモリデバイス及び製造方法

発明者： ジョー, サン ヒョン
出願人/特許権者： クロスバー, インコーポレイテッド
代理人 (3件)： SK特許業務法人 ,  奥野 彰彦 ,  伊藤 寛之
公報種別：公開公報
出願番号（国際出願番号）：特願2016-226818
公開番号（公開出願番号）：特開2017-208523
出願日： 2016年11月22日
公開日（公表日）： 2017年11月24日
要約：

【課題】抵抗性スイッチングメモリデバイスの導電性フィラメントに対する機械的応力を低減する抵抗性スイッチングメモリデバイスを提供する。【解決手段】抵抗性スイッチングメモリデバイス100は、下部電極108、導電層106、抵抗性スイッチング層104及び上部電極102を備える。さらに、デバイス上の機械的応力を低減するために、2つ以上の層を選択できる。抵抗性スイッチング層及び導電層は、異なる窒化物/酸化物濃度及び異なる電気抵抗を有する適合性金属窒化物又は金属酸化物材料で形成する。さらに、類似の材料は、抵抗性スイッチング層及び抵抗性スイッチングメモリデバイスの導電性フィラメントに対する機械的応力を低減する。【選択図】図1

請求項（抜粋）：

抵抗性スイッチングデバイスであって、 半導体基板上に配置された下部電極と、 前記下部電極上に配置され、アルミニウム及び窒素材料:AlNyを含む抵抗性スイッチング材料と、 前記抵抗性スイッチング材料上に配置され、アルミニウム及び窒素材料:AlNx(y>x)を含む導体材料と、 前記導体材料上に配置された上部電極とを備える抵抗性スイッチングデバイス。

IPC (3件)：

H01L 27/105 ,  H01L 45/00 ,  H01L 49/00

FI (3件)：

H01L27/10 448 ,  H01L45/00 Z ,  H01L49/00 Z

Fターム (18件)：

5F083FZ10 ,  5F083GA10 ,  5F083GA11 ,  5F083GA27 ,  5F083JA36 ,  5F083JA37 ,  5F083JA39 ,  5F083JA40 ,  5F083JA60 ,  5F083LA03 ,  5F083LA04 ,  5F083LA05 ,  5F083LA06 ,  5F083LA07 ,  5F083LA10 ,  5F083PR22 ,  5F083ZA13 ,  5F083ZA21