半導体記憶装置及びメモリシステム

発明者： , ,
出願人/特許権者：
代理人 (5件)：蔵田昌俊 , 野河信久 , 峰隆司 , 河野直樹 , 鵜飼健
公報種別：公開公報
出願番号（国際出願番号）：特願2016-050113
公開番号（公開出願番号）：特開2017-168158
出願日： 2016年03月14日
公開日（公表日）： 2017年09月21日
要約：

【課題】信頼性を向上できる半導体記憶装置を提供する。【解決手段】実施形態に係る半導体記憶装置は、半導体基板の上方に順に積層された第1乃至第4メモリセルMTを含む第1メモリユニットSU0と、半導体基板の上方に順に積層された第5乃至第8メモリセルMTを含む第2メモリユニットSU1と、第1及び第5メモリセルのゲートに接続された第1ワード線WL1と、第2及び第6メモリセルのゲートに接続された第2ワード線WL2と、第3及び第7メモリセルのゲートに接続された第3ワード線WL3と、第4及び第8メモリセルのゲートに接続された第4ワード線WL4とを含む。書き込み動作において、第4メモリセルMT、第1メモリセルMT、第8メモリセルMT、第5メモリセルMTの順に書き込む。【選択図】図9

請求項（抜粋）：

半導体基板の上方に順に積層された第1乃至第4メモリセルを含む第1メモリユニットと、前記半導体基板の上方に順に積層された第5乃至第8メモリセルを含む第2メモリユニットと、前記第1及び第5メモリセルのゲートに接続された第1ワード線と、前記第2及び第6メモリセルのゲートに接続された第2ワード線と、前記第3及び第7メモリセルのゲートに接続された第3ワード線と、前記第4及び第8メモリセルのゲートに接続された第4ワード線とを備え、書き込み動作において、前記第4メモリセル、前記第1メモリセル、前記第8メモリセル、前記第5メモリセルの順に書き込むことを特徴とする半導体記憶装置。

IPC (7件)：

G11C 16/02 , G11C 16/04 , H01L 27/115 , H01L 29/788 , H01L 21/336 , H01L 29/792 , H01L 27/10

FI (6件)：

G11C17/00 611G , G11C17/00 622E , G11C17/00 641 , H01L27/10 434 , H01L29/78 371 , H01L27/10 481

Fターム (34件)：

5B225BA02 , 5B225BA19 , 5B225CA19 , 5B225CA20 , 5B225DB02 , 5B225EA05 , 5B225FA01 , 5B225FA02 , 5F083EP18 , 5F083EP33 , 5F083EP34 , 5F083EP42 , 5F083EP76 , 5F083ER21 , 5F083ER22 , 5F083GA06 , 5F083GA10 , 5F083KA01 , 5F083KA05 , 5F083KA11 , 5F083MA06 , 5F083MA19 , 5F083ZA12 , 5F083ZA21 , 5F101BA45 , 5F101BB04 , 5F101BC01 , 5F101BD05 , 5F101BD16 , 5F101BD22 , 5F101BD30 , 5F101BD34 , 5F101BE07 , 5F101BF05

前のページに戻る