特許
J-GLOBAL ID：201703003075783768
非注入障壁領域を含む半導体デバイス及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (8件)：
辻居 幸一
, 熊倉 禎男
, 大塚 文昭
, 西島 孝喜
, 須田 洋之
, 上杉 浩
, 近藤 直樹
, 工藤 嘉晃
公報種別：特許公報
出願番号（国際出願番号）：特願2014-529851
特許番号：特許第6072799号
出願日： 2012年09月06日
請求項（抜粋）：
【請求項1】 第1の導電型を有するドリフト領域と、
前記ドリフト領域との間にショットー障壁ヘテロ接合部を形成する接点であって、第1の導電型のドーパントでドープされた半導体を含む接点と、
前記接点に隣接する前記ドリフト領域上の接合障壁領域を形成するp型ポリシリコン領域と、
を含み、前記接合障壁領域が、前記第1の導電型とは逆の第2の導電型を有するとともに、前記ドリフト領域上のヘテロ接合障壁領域を含み、該ヘテロ接合障壁領域が、前記ドリフト領域との間にPNヘテロ接合部を形成し、前記接点と電気的に接触し、
前記接点に横方向に隣接する複数のガードリングであって、該複数のガードリングは、前記ドリフト領域上の複数の第2のp型ポリシリコン領域を含み、前記複数の第2のp型ポリシリコン領域が、ゼロバイアス条件下で前記接点から電気的に絶縁される、複数のガードリングと、
前記ドリフト領域の表面に、前記ドリフト領域の導電型とは逆の導電型を有する接合終端領域と
をさらに含み、
前記複数の第2のp型ポリシリコン領域は、前記接合終端領域と接触することを特徴とする電子デバイス。
IPC (4件)：
H01L 29/872 ( 200 6.01)
, H01L 21/329 ( 200 6.01)
, H01L 29/47 ( 200 6.01)
, H01L 29/06 ( 200 6.01)
H01L 29/86 301 D
, H01L 29/86 301 E
, H01L 29/86 301 F
, H01L 29/86 301 P
, H01L 29/48 D
, H01L 29/48 F
, H01L 29/48 P
, H01L 29/06 301 F
, H01L 29/06 301 G
, H01L 29/06 301 M
, H01L 29/06 301 V
