特許

J-GLOBAL ID：201703004228334182

半導体装置

発明者： 高田 潤一
出願人/特許権者： サンケン電気株式会社
代理人 (2件)： 堀 城之 ,  前島 幸彦
公報種別：公開公報
出願番号（国際出願番号）：特願2016-049068
公開番号（公開出願番号）：特開2017-168471
出願日： 2016年03月14日
公開日（公表日）： 2017年09月21日
要約：

【課題】面積の増大を抑制しつつESD耐量を高めた半導体装置を得る。【解決手段】ボンディングパッド110の直下には、n-層(第3の半導体層)17が形成されており、このn-層17は、図中2つのn+層18を介してボンディングパッド110と接続されている。このため、n-層17とp-基板10との間でダイオード(ツェナーダイオード)D4が新たに形成される。ボンディングパッド110には外部からボンディングワイヤ等が接続されるため、その面積は大きく、この直下のn-層17の面積も大きくすることができ、ダイオードD4を構成するn-層17とp-基板10との間のpn接合の面積を大きくすることができる。このため、ダイオードD4において大電流を流すことができ、ESD耐量を高めることができる。【選択図】図1

請求項（抜粋）：

外部電圧が入力される第1の端子と、接地電位とされる第2の端子と、が接続されて動作する被保護回路に対して、前記第1の端子、前記第2の端子との間に前記被保護回路と並列になるように接続されて使用される保護回路が半導体基板に形成され、前記第1の端子が接続されるボンディングパッドが前記半導体基板上に設けられた半導体装置であって、 前記半導体基板は、 前記第2の端子と電気的に接続され第1の導電型をもつ第1の半導体層と、 平面視において前記ボンディングパッドの直下以外の領域において前記第1の半導体層の中に設けられ、前記第1の端子と電気的に接続され前記第1の導電型と逆の第2の導電型をもつ第2の半導体層と、 を具備し、 前記ボンディングパッドの直下において、前記ボンディングパッドと電気的に接続され前記第2の導電型をもつ第3の半導体層が前記第1の半導体層の中に形成されることにより、前記第1の半導体層と前記第3の半導体層との間でpn接合が形成されたことを特徴とする半導体装置。

IPC (3件)：

H01L 21/822 ,  H01L 27/04 ,  H01L 27/06

FI (2件)：

H01L27/04 H ,  H01L27/06 311B

Fターム (10件)：

5F038BE07 ,  5F038BH05 ,  5F038BH13 ,  5F038CA02 ,  5F038CA05 ,  5F038CA10 ,  5F038EZ20 ,  5F048AA02 ,  5F048BA01 ,  5F048CC06