特許
J-GLOBAL ID：201703004977892108
エレクトロニクスアセンブリを製造する方法
発明者：
,
,
出願人/特許権者：
代理人 (6件)：
岡部 讓
, 越智 隆夫
, 高橋 誠一郎
, 松井 孝夫
, 内田 浩輔
, 川内 英主
公報種別：公開公報
出願番号（国際出願番号）：特願2016-212411
公開番号（公開出願番号）：特開2017-022421
出願日： 2016年10月31日
公開日（公表日）： 2017年01月26日
要約：
【課題】本発明の目的は、アンダーフィル又は接着剤によって隣接する回路素子を汚染することなく、隣接する回路素子を物理的にできる限り近づけて配置できるようにするエレクトロニクスアセンブリを製造するための方法を提供することである。【解決手段】本発明の1つの実施の形態では、基板及び複数の回路素子を有するエレクトロニクスアセンブリを製造する方法が提供される。本方法は、基板上に液体障壁を形成することと、液体障壁の一方の側に第1の回路素子を配置することと、液体障壁の反対側に第2の回路素子を配置することと、を含む。液体が第1の回路素子に塗布される。本方法は、第1の回路素子と第2の回路素子との間の間隔を最小にすることができるように、液体障壁を用いて、第1の回路素子に塗布された液体が第2の回路素子を汚染するのを防ぐことを更に含む。【選択図】図2
請求項（抜粋）：
基板及び複数の回路素子を有するエレクトロニクスアセンブリを製造する方法であって、
前記基板上に液体障壁を形成することと、
前記液体障壁の一方の側に第1の回路素子を配置することと、
前記液体障壁の反対側に第2の回路素子を配置することと、
前記第1の回路素子に液体を塗布することと、
前記第1の回路素子と前記第2の回路素子との間の間隔を最小にすることができるように、前記液体障壁を用いて、前記第1の回路素子に塗布された前記液体が前記第2の回路素子を汚染するのを防ぐことと、を含む、基板及び複数の回路素子を有するエレクトロニクスアセンブリを製造する方法。
IPC (4件)：
H01L 21/60
, H01L 25/04
, H01L 25/18
, H01L 21/52
H01L21/60 311S
, H01L25/04 Z
, H01L21/60 311Q
, H01L21/52 C
5F044KK01
, 5F044LL04
, 5F044LL11
, 5F044QQ01
, 5F044RR17
, 5F044RR19
, 5F047AA17
, 5F047BA33
, 5F047BB11
