特許
J-GLOBAL ID:201703005302826480
スイッチング素子の製造方法
発明者:
,
,
出願人/特許権者:
,
代理人 (1件):
特許業務法人快友国際特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2016-059071
公開番号(公開出願番号):特開2017-174961
出願日: 2016年03月23日
公開日(公表日): 2017年09月28日
要約:
【課題】 トレンチの下端部における電界集中を効果的に抑制する。【解決手段】 トレンチ型のゲート電極を有するスイッチング素子の製造方法。半導体基板に傾斜している側面を有する第1トレンチを形成する。次に、第1トレンチを保護層で埋める。次に、保護層に第1トレンチに沿って第2トレンチを形成する。ここで、第2トレンチが第1トレンチの底面に達し、第1トレンチの側面に保護層が残存し、第2トレンチの側面の傾斜角度が第1トレンチの側面の傾斜角度よりも小さくなるように第2トレンチを形成する。次に、第2トレンチの底面にp型不純物を注入する。次に、第1トレンチ内から保護層を除去する。次に、第1トレンチ内に、ゲート絶縁層とゲート電極を形成する。【選択図】図11
請求項(抜粋):
トレンチ型のゲート電極を有するスイッチング素子の製造方法であって、
半導体基板に、上端部の幅が底部の幅よりも広くなる向きに傾斜している短手方向の側面を有する第1トレンチを形成する工程と、
前記第1トレンチを、保護層で埋める工程と、
前記保護層に前記第1トレンチに沿って第2トレンチを形成する工程であって、前記第2トレンチが前記第1トレンチの底面に達し、前記第1トレンチの前記側面に前記保護層が残存し、前記第2トレンチの短手方向の側面の傾斜角度が前記第1トレンチの前記側面の傾斜角度よりも小さくなるように前記第2トレンチを形成する工程と、
前記第2トレンチの底面にp型不純物を注入する工程と、
前記p型不純物の注入後に前記第1トレンチ内から前記保護層を除去する工程と、
前記保護層の除去後に、前記第1トレンチ内に、ゲート絶縁層と、前記ゲート絶縁層によって前記半導体基板から絶縁されているゲート電極を形成する工程、
を有する製造方法。
IPC (3件):
H01L 29/78
, H01L 21/336
, H01L 29/417
FI (6件):
H01L29/78 653A
, H01L29/78 652J
, H01L29/78 658B
, H01L29/78 652F
, H01L29/50 M
, H01L29/78 652K
Fターム (8件):
4M104AA03
, 4M104CC01
, 4M104CC05
, 4M104EE03
, 4M104EE15
, 4M104FF02
, 4M104FF27
, 4M104GG09
前のページに戻る