特許

J-GLOBAL ID：201703005565100165

回路基板

発明者： 逢阪 幸郎 ,  山口 浩文 ,  矢野 信介
出願人/特許権者： 日本碍子株式会社
代理人 (1件)： 特許業務法人プロスペック特許事務所
公報種別：再公表公報
出願番号（国際出願番号）：JP2013066037
公開番号（公開出願番号）：WO2014-141492
出願日： 2013年06月11日
公開日（公表日）： 2014年09月18日
要約：

大電流を流すのに十分な厚みを有する表層導体が表面に埋設されたセラミック基板において、当該基板の温度変化に伴って発生するクラックを有効に抑制する。 大電流を流すのに十分な厚みを有する表層導体が表面に埋設されたセラミック基板において、当該表面と直交する平面による表層導体の基材中に埋設されている部分の断面の形状を、当該表面側の端部が当該表面とは反対側の端部よりも広いように構成する。

請求項（抜粋）：

主としてセラミックスを含んでなる少なくとも1層の誘電体層からなる基材と、2つの主面の一方の主面である第1主面に形成された少なくとも1つの表層導体と、を備える回路基板であって、 前記表層導体の一部が前記第1主面において前記基材から露出し、前記表層導体の残る部分が前記基材中に埋設されており、 前記表層導体の少なくとも一部が、前記第1主面と直交する方向において、60μm以上の厚みを有し、 前記表層導体の前記基材中に埋設されている部分の前記第1主面と直交する特定平面による断面の形状が、当該断面と前記第1主面との交線である辺E1と当該辺E1に平行な辺E2とを備え、 前記辺E1の長さL1が前記辺E2の長さL2よりも長く、 前記第1主面に平行な投影面内において、前記辺E2の両端が前記辺E1の両端の間に位置する、 回路基板。

IPC (3件)：

H05K 1/02 ,  H05K 3/20 ,  H05K 3/10

FI (3件)：

H05K1/02 J ,  H05K3/20 C ,  H05K3/10 E

Fターム (21件)：

5E338AA18 ,  5E338BB19 ,  5E338BB25 ,  5E338CC04 ,  5E338CD05 ,  5E338CD12 ,  5E338EE11 ,  5E338EE21 ,  5E343AA02 ,  5E343AA23 ,  5E343BB14 ,  5E343BB23 ,  5E343BB24 ,  5E343BB25 ,  5E343BB72 ,  5E343DD03 ,  5E343DD56 ,  5E343DD64 ,  5E343ER35 ,  5E343GG02 ,  5E343GG06