特許

J-GLOBAL ID：201703005748030794

半導体装置の製造方法

発明者： 吉元 広行 ,  島 明生 ,  久本 大
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 特許業務法人筒井国際特許事務所
公報種別：再公表公報
出願番号（国際出願番号）：JP2013073075
公開番号（公開出願番号）：WO2015-029175
出願日： 2013年08月29日
公開日（公表日）： 2015年03月05日
要約：

IGBT(50)は、p+コレクタ領域(3)およびn--ドリフト領域(1)を備えており、n--ドリフト領域(1)上に第1トランジスタ(TR1)および第2トランジスタ(TR2)が形成されたものである。n--ドリフト領域(1)には、p型の正孔引き抜き領域(14)が第2トランジスタ(TR2)と接して形成されている。IGBT(50)がオン状態のときに、第1トランジスタ(TR1)を通して電子および正孔が流れるが、第2トランジスタ(TR2)を通して電流が流れない。一方、IGBT(50)がオン状態からオフ状態に切り替わったとき、第1トランジスタ(TR1)を通して正孔が流れ、正孔引き抜き領域(14)および第2トランジスタ(TR2)を通して正孔が流れる。

請求項（抜粋）：

第1導電型の第1半導体層と、 前記第1半導体層の一方の主面側に形成され、前記第1導電型と異なる第2導電型の第2半導体層と、 前記第1半導体層の他方の主面側に形成され、第1ゲート電極を含む第1トランジスタと、 前記第1半導体層の前記他方の主面側に形成され、前記第1ゲート電極と電気的に接続された第2ゲート電極を含む第2トランジスタと、 前記第1トランジスタおよび前記第2トランジスタと電気的に接続されたエミッタ電極と、 前記第2半導体層と電気的に接続されたコレクタ電極と、 前記第1半導体層内に、前記第2トランジスタと接して形成された前記第2導電型の第1半導体領域と、 を有し、 前記第1トランジスタおよび前記第2トランジスタがオン状態のときに、前記コレクタ電極から前記第1トランジスタを通して前記エミッタ電極に、第1極性の電荷、および、前記第1極性と反対の第2極性の電荷からなる電流が流れるが、前記第2トランジスタを通して電流が流れず、 前記第1トランジスタおよび前記第2トランジスタがオン状態からオフ状態に切り替わったときに、前記第1半導体層から前記第1トランジスタを通して前記エミッタ電極に、前記第2極性の電荷からなる電流が流れ、かつ、前記第1半導体層から前記第1半導体領域および前記第2トランジスタを通して前記エミッタ電極に、前記第2極性の電荷からなる電流が流れる、半導体装置。

IPC (3件)：

H01L 29/739 ,  H01L 29/78 ,  H01L 21/336

FI (6件)：

H01L29/78 655E ,  H01L29/78 653A ,  H01L29/78 655A ,  H01L29/78 655G ,  H01L29/78 652M ,  H01L29/78 658A