特許
J-GLOBAL ID：201703006476000781
並列ビットインターリーバ
発明者：
出願人/特許権者：
代理人 (1件)：
特許業務法人 ナカジマ知的財産綜合事務所
公報種別：特許公報
出願番号（国際出願番号）：特願2016-008440
公開番号（公開出願番号）：特開2016-123106
特許番号：特許第6072944号
出願日： 2016年01月20日
公開日（公表日）： 2016年07月07日
請求項（抜粋）：
【請求項1】 リピートアキュミュレート疑似巡回低密度パリティチェック符号化方式で生成された符号語のビットを並び替えるビットインターリーブ方法であって、
前記符号語は、パリティ部分にパリティインターリーブが施されており、
前記ビットインターリーブ方法は、
それぞれがQ個のビットからなるN個の巡回ブロックで構成されるN×Qビットの前記符号語に対して、ビットの並び替えを規定したビットパーミュテーション規則に従ってビットの並び替えを行うビットパーミュテーション処理を施すビットパーミュテーションステップと、
前記ビットパーミュテーション処理が施された符号語を、それぞれがM個のビットよりなる複数のコンステレーション語に分割する分割ステップと、
を有し、
前記Nは前記Mの倍数でなく、
前記ビットパーミュテーション規則は、NをMで割った余りをXとすると、N’=N-X個の巡回ブロックに対して適用される第1の規則と、X個の巡回ブロックに対して適用される前記第1の規則とは異なる第2の規則とを含み、
前記第1の規則は、前記N’=N-X個の巡回ブロックのそれぞれにおいて前記巡回ブロックのQ個のビットがいずれのビットもQ個のコンステレーション語の同じビットインデックスのビットに割り当てられ、前記Q個のコンステレーション語のそれぞれは当該Q個のコンステレーション語に共通するM個の前記巡回ブロックのそれぞれの1個のビットから構成されるように、前記符号語のビットを並び替える規則である
ことを特徴とするビットインターリーブ方法。
IPC (4件)：
H03M 13/27 ( 200 6.01)
, H03M 13/19 ( 200 6.01)
, H04L 27/36 ( 200 6.01)
, H04L 1/00 ( 200 6.01)
H03M 13/27
, H03M 13/19
, H04L 27/36
, H04L 1/00 F
