特許
J-GLOBAL ID:201703007344382797
制御回路、画像形成装置およびプログラム
発明者:
出願人/特許権者:
代理人 (1件):
酒井 宏明
公報種別:公開公報
出願番号(国際出願番号):特願2016-102451
公開番号(公開出願番号):特開2017-211701
出願日: 2016年05月23日
公開日(公表日): 2017年11月30日
要約:
【課題】MACコントローラと、メモリコントローラとが別の集積回路に分けて配置されている構成においても、メモリアクセスの混雑度に応じて外部ネットワークとの通信速度を制御できる。【解決手段】実施形態の制御回路は、ネットワークとの通信を制御する制御回路がメモリへのアクセスを占有した状態で、アクセス時間の基準値となる基準アクセス時間を計測する基準時間計測手段と、前記制御回路による前記メモリへのアクセス時間が前記基準アクセス時間より長い場合において、受信バッファがオーバーフローした回数を計数し、当該回数が所定の閾値を超えると、前記ネットワークに接続する通信速度を第1の通信速度から当該第1の通信速度より遅い第2の通信速度に切替える通信速度制御手段と、を備える。【選択図】図3
請求項(抜粋):
ネットワークとの通信を制御する制御回路がメモリへのアクセスを占有した状態で、アクセス時間の基準値となる基準アクセス時間を計測する基準時間計測手段と、
前記制御回路による前記メモリへのアクセス時間が前記基準アクセス時間より長い場合において、受信バッファがオーバーフローした回数を計数し、当該回数が所定の閾値を超えると、前記ネットワークに接続する通信速度を第1の通信速度から当該第1の通信速度より遅い第2の通信速度に切替える通信速度制御手段と、
を備えた制御回路。
IPC (2件):
FI (3件):
G06F13/38 310B
, G06F13/38 340E
, B41J29/38 Z
Fターム (8件):
2C061AP07
, 2C061AR01
, 2C061HJ08
, 2C061HK19
, 2C061HK23
, 2C061HN15
, 5B077AA14
, 5B077DD16
前のページに戻る