特許
J-GLOBAL ID：201703007578797591
電子制御装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
名古屋国際特許業務法人
公報種別：公開公報
出願番号（国際出願番号）：特願2016-056973
公開番号（公開出願番号）：特開2017-173977
出願日： 2016年03月22日
公開日（公表日）： 2017年09月28日
要約：
【課題】制御プログラムの実行中でも、該制御プログラムを構成する複数のプログラムの何れかを更新可能な電子制御装置において、必要なメモリのサイズを低減する。【解決手段】フラッシュメモリ16のブロック1〜4は、プログラムA〜Cの格納領域と、プログラムA〜Cのうちで内容が更新された新プログラムが書き込まれる書込領域との、それぞれとして用いられる。テーブルTbには、プログラムA〜Cの格納領域と書込領域とのそれぞれである各領域について、その領域がブロック1〜4のうちのどれであるかを示す対応情報が記録される。そして、マイコンのCPUは、プログラムA〜Cの何れかを更新する場合には、テーブルTbに基づいて、ブロック1〜4のうち、書込領域のブロックを特定し、その特定したブロックに新プログラムを書き込む。そして更に、テーブルTbにおける対応情報を最新の内容に更新する。【選択図】図2
請求項（抜粋）：
電子制御装置(13)であって、
制御プログラムを構成する複数のプログラム(A〜C)がそれぞれ格納される複数の各格納領域と、前記複数のプログラムのうちで内容が更新された新たなプログラムが書き込まれる書込領域との、それぞれとして用いられる複数の記憶部(1〜4)を有したメモリ(16)と、
前記各格納領域と前記書込領域とのそれぞれである各領域について、その領域が前記複数の記憶部のうちのどれであるかを示す対応情報が記録された、少なくとも1つのテーブル(Tb1,Tb2)と、
前記テーブルにおける前記対応情報に基づいて、前記複数の記憶部のうち、前記各プログラムが格納されている記憶部のそれぞれを特定し、その特定した各記憶部に格納されている前記各プログラムを実行する実行部(15,S710〜S730)と、
前記複数のプログラムのうちの何れかである更新対象プログラムを更新する場合に、前記テーブルにおける前記対応情報に基づいて、前記複数の記憶部のうち、前記書込領域である記憶部を特定し、その特定した記憶部に、内容が更新された新たな前記更新対象プログラムを書き込む書込処理部(15,S110,S120,S140,S170)と、
前記書込処理部が前記更新対象プログラムの書き込みを実施した場合に、前記テーブルにおける前記対応情報を最新の内容に更新する更新部(15,S500〜S570)と、を備え、
前記更新部は、前記更新対象プログラムの格納領域に関する前記対応情報である第1の対応情報を、当該更新対象プログラムの格納領域が、前記特定された記憶部であることを示す新たな第1の対応情報に更新すると共に、前記書込領域に関する前記対応情報である第2の対応情報を、当該書込領域が、前記複数の記憶部のうち、更新前の前記更新対象プログラムが格納されていた記憶部であることを示す新たな第2の対応情報に更新するように構成されている、
電子制御装置。
IPC (2件)：
FI (2件)：
G06F9/06 630B
, B60R16/02 660U
5B376CA04
, 5B376CA05
, 5B376CA23
, 5B376CA25
, 5B376CA71
, 5B376CA88
, 5B376FA11
, 5B376GA08
