特許

J-GLOBAL ID：201703007947808934

半導体装置の製造方法および半導体装置

発明者： 齋藤 英司
出願人/特許権者： 住友電気工業株式会社
代理人 (4件)： 長谷川 芳樹 ,  黒木 義樹 ,  ▲高▼木 邦夫 ,  寺澤 正太郎
公報種別：公開公報
出願番号（国際出願番号）：特願2015-085162
公開番号（公開出願番号）：特開2016-207748
出願日： 2015年04月17日
公開日（公表日）： 2016年12月08日
要約：

【課題】ゲート電極へのリーク電流及び電流コラプスの双方を低減できる半導体装置の製造方法および半導体装置を提供する。【解決手段】半導体基板1Aの製造方法であって、チャネル領域17を含む窒化物半導体層12を基板11上に形成する工程と、窒化物半導体を含むキャップ層13を窒化物半導体層12上に成長させる工程とを備える。キャップ層13の成長温度は600°Cよりも高く1000°Cよりも低い。【選択図】図1

請求項（抜粋）：

チャネル領域を含む窒化物半導体層を基板上にMOCVD法を用い形成する工程と、 窒化物半導体を含むキャップ層を前記窒化物半導体層上にMOCVD法を用い成長させる工程と、 ソース電極及びドレイン電極を前記窒化物半導体層上に形成する工程と、 ゲート電極を前記キャップ層上に形成する工程と、 を備え、 前記キャップ層を、炭素濃度が1019atoms/cm3以上であり、前記キャップ層の表面のRMS値が0.4nm以下になるように成長させる、半導体装置の製造方法。

IPC (4件)：

H01L 21/338 ,  H01L 29/778 ,  H01L 29/812 ,  H01L 21/205

FI (2件)：

H01L29/80 H ,  H01L21/205

Fターム (38件)：

5F045AA04 ,  5F045AB09 ,  5F045AB14 ,  5F045AB17 ,  5F045AC08 ,  5F045AC12 ,  5F045AD10 ,  5F045AD11 ,  5F045AD12 ,  5F045AD13 ,  5F045AD14 ,  5F045AE23 ,  5F045AF02 ,  5F045AF03 ,  5F045AF04 ,  5F045AF05 ,  5F045AF09 ,  5F045BB16 ,  5F045CA07 ,  5F045DA52 ,  5F045DA53 ,  5F045DA59 ,  5F045DA67 ,  5F045EE12 ,  5F102FA01 ,  5F102GJ02 ,  5F102GJ03 ,  5F102GJ10 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GM08 ,  5F102GQ01 ,  5F102GS01 ,  5F102GT01 ,  5F102GV06 ,  5F102GV08 ,  5F102HC01

引用特許：

審査官引用 (3件)

• ヘテロ接合電界効果トランジスタ
  公報種別：公開公報   出願番号：特願2002-044515   出願人：沖電気工業株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願2009-024683   出願人：三菱電機株式会社
• 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびIII族窒化物系トランジスタを作製する方法
  公報種別：公開公報   出願番号：特願2005-154406   出願人：住友電気工業株式会社